8-bitowy przetwornikYA/C i C/A do PC P R O J E K T 8-bitowy przetwornik A/C i C/A do PC, część 1 kit AVT-444 Urządzenia wejścia-wyjścia dla komputerw PC cieszą si ogromnym powodzeniem wśrd Czytelnikw EP. Ze wzgldu na najwikszą ułytecznośĘ w codziennym łyciu i nasze naturalne przystosowanie, najbardziej atrakcyjne są przystawki umołliwiające realizacj pomiarw i obrbki sygnałw analogowych. W artykule przedstawiamy konstrukcj 8-bitowego zintegrowanego przetwornika A/ C i C/A, wykonanego w oparciu o najnowocześniejsze Prezentowana konstrukcja po- Dwa w jednym, czyli mimo znacznej złołoności funk- AD7569 elementy płprzewodnikowe. cjonalnej nie wygląda na pierwszy Układ AD7569 jest dośĘ nie- rzut oka imponująco - piĘ ukła- zwykłą konstrukcją, integruje bo- dw scalonych, przekanik i kilka wiem w jednej obudowie nastpu- Podstawowe parametry karty elementw biernych... Czy rzeczy- jące bloki funkcjonalne (rys. 1): Przetwornik A/C wiście jest to prawdziwy prze- - Kompletny 8-bitowy przetwor- maksymalna częstotliwość próbkowania twornik A/C i C/A? nik A/C z układem śledząco- 100..300kHz (zależy od szybkości PC i wersji Windows 95), Okazuje si, łe tak! Jest to pamitającym (ang. Track & rozdzielczość: 8 bitów, mołliwe dziki zastosowaniu no- Hold), ktry znacznie poprawia napięcia wejściowe (zakresy unipolarne): woczesnego przetwornika jakośĘ przetwarzania. Pomimo 0..+0,125V, 0..+1,25V, 0..+12,5V, 0..+0,250V, 0..2,5V, 0..25V, AD7569 firmy Analog Devices zastosowania przetwarzania me- napięcia wejściowe (zakresy bipolarne): i prostego układu programowal- todą SAR (ang. Succesive Ap- -0,125V..+0,125V, -1,25V..+1,25V, nego XC9536 firmy Xilinx. Za- pRoximation) przetwornik A/C -12,5V..+12,5V, -0,25V..+0,25V, -2,5V..+2,5V, -25V..+25V, nim przejdziemy do opisu kon- jest dośĘ szybki - czas przetwa- błąd przetwarzania: ą3LSB, strukcji karty, skrtowo omwi- rzania nie przekracza 2s. Na rezystancja wejściowa: 10k&!. my te dwa układy, co znacznie wyjściu przetwornika znajduje Przetwornik C/A ułatwi zrozumienie całej kon- si rejestr zatrzaskowy z wy- strukcji. jściem trjstanowym. Na we- maksymalna częstotliwość zapisu do rejestru przetwornika: 100..300kHz ((zależy od szybkości PC i wersji Windows 95), rozdzielczość: 8 bitów, napięcia wyjściowe (zakresy unipolarne): 0..+1,25V, 0..+2,5V, napięcia wyjściowe (zakresy bipolarne): -1,25V..+1,25V, -2,5V..+2,5V, błąd przetwarzania: ą2LSB, obciążalność wyjścia (max.): 100mA, szybkość narastania sygnału na wyjściu bufora: 2500V/s. Uwaga! Dokładną specyfikację czasową podamy w EP5/98. W chwili obecnej prowadzone są prace, mające na celu zoptymalizowanie czasu dostępu do portów karty w sys- temie Windows 95. Minimalne wartości napięć, które będzie można zmie- rzyć przy pomocy karty zależą od konstrukcji kompute- ra, jego zasilacza i rozmieszczenia komponentów we wnętrzu obudowy komputera. Wynika to z bardzo wyso- kiego poziomu szumów elektromagnetycznych, jakie występują w standardowych komputerach PC. Rys. 1. Schemat blokowy układu AD7569. Elektronika Praktyczna 4/98 34 8-bitowy przetwornik A/C i C/A do PC terystyczne podczas zapisywa- Tabela 2. Wzmocnienie US5 w zależności od nia danych do rejestru wejścio- stanu wyjść D3O, D2O. wego przetwornika C/A. D3O D2O Wzmocnienie US5 [V/V] - Łrdło napicia odniesienia, kt- 0 0 x1 0 1 x10 rego rol spełnia skompensowa- 1 0 x100 na termicznie, bardzo dokładna 1 1 zabronione i stabilna dioda referencyjna. Na- picie odniesienia ma wartośĘ 1,25V. Konstrukcj układu op- We wntrzu tego układu znajduje racowano w taki sposb, łe si 36 makrocel, z ktrych wyko- zmiany parametrw elementw rzystano tylko 9. Wybr układu Rys. 2. Schemat przedstawiający budowę wejścia analogowego decydujących o napiciu wy- został podyktowany ilością dostp- AD7569. jściowym i wyniku przetwarza- nych pinw - do zintegrowana nia napicia wejściowego mają w jednej strukturze kompletnego jściu przetwornika A/C znajduje przeciwny kierunek nił zmiany interfejsu niezbdne okazało si ał si prosty (rys. 2) układ dopa- napicia odniesienia, co dodat- 30 linii I/O, co nie jest mołliwe sowania napicia wejściowego kowo zwiksza stabilnośĘ ter- do osiągnicia w układach mniej- do wybranego przez ułytkowni- miczną przetwarzania. szej skali integracji. AtrakcyjnośĘ ka zakresu przetwarzania (jed- - Układ zegarowy, ktry generuje układw XC9500 podnosi niska nego z czterech). wszystkie sygnały zegarowe nie- cena, porwnywalna z szybszymi - Przetwornik C/A z wyjściem na- zbdne do zapewnienia popra- wersjami GAL22V10. piciowym i buforem separują- wnej pracy przetwornikw. Moł- Projekt dla układu XC9536 cym matryc rezystorową od liwe jest sterowanie tego modu- przygotowany został przy pomo- obciąłenia dołączanego do wy- łu sygnałem doprowadzonym cy pakietu projektowego Xilinx jścia. Wzmacniacz separujący ma z zewnątrz, mołliwe jest takłe Foudation Series, ktry umołli- włączoną w ptl sprzłenia wykorzystanie mołliwości zale- wia budowanie projektw hierar- zwrotnego przełączaną matryc canej przez producenta, czyli chicznych, opisanych przy pomo- rezystorową, dziki ktrej za- taktowanie układu sygnałem ge- cy jzyka Abel, schematw lo- pewnione jest osiągnicie odpo- nerowanym po dołączeniu ele- gicznych lub grafw przejśĘ. Op- wiedniego zakresu zmian napi- mentw RC do wejścia CLK. rogramowanie to opisaliśmy cia na wyjściu. Sterowanie - Blok kontrolno-sterujący, ktre- w EP12/97. wzmocnieniem tego wzmacnia- go zadaniem jest wspłpraca W strukturze układu XC9536 cza oraz wspłczynnika podzia- z szyną sterującą, układem wy- wykorzystywanego w przetworni- łu napicia w obwodzie wejścio- zwalania pomiaru ST, generacja ku zawarto dwa podstawowe blo- wym przetwornika A/C (z rys. sygnału przerwania INT, zaj- ki logiczne: 2) odbywa si jednocześnie, tości BUSY i sterowanie elekt- - Dekoder adresowy, ktry deko- dziki czemu zakresy przetwa- ronicznymi przełącznikami kon- duje trzy rejestry w obszarze I/ rzania napicia są jednakowe figurującymi zakresy przetwa- O komputera PC dla zapisu lub dla obydwu przetwornikw. rzania (sygnał RANGE). odczytu (wyjścia LD_O, START, Przetwornik C/A w zalełności Z tego krtkiego opisu widaĘ B_RD) i jeden rejestr dwukie- od zakresu przetwarzania jest wyranie, łe pomimo niepozor- runkowo (wyjście !CS). Na rys. sterowany danymi w formacie nych wymiarw układ AD7569 5 przedstawiono schemat bloko- NKB (dla unipolarnych zakre- jest prawdziwym kombajnem wy dekodera adresowego i lis- sw przetwarzania, tzn. i nie wymaga do pracy zbyt du- ting programu w jzyku ABEL, 0..+1,25V oraz 0..+2,5V) oraz U2 łego wsparcia sprztowego z ze- ktry opisuje działanie tej czś- (dla bipolarnych zakresw prze- wnątrz. ci układu. Łatwo jest zauwałyĘ, twarzania, tzn. -1,25V..+1,25V łe dziki zastosowaniu opisu oraz -2,5V..+2,5V). Przełączanie Kolejne dwa w jednym, struktury dekodera w jzyku wy- sposobu kodowania odbywa si czyli XC9536 sokiego poziomu, jest on bardzo w sposb automatyczny, przez Kolejnym układem, ktry wbudowany w struktur AD7569 pozwolił znacznie uprościĘ komparator napicia na kocw- konstrukcj karty jest układ ce zasilającej V (rys. 3). Dla programowalny XC9536 pro- ss zakresw bipolarnych najstarszy dukowany przez firm Xi- bit D7 spełnia rol bitu znaku linx. Układy rodziny napicia wyjściowego. Na rys. 4 XC9500 są strukturami pro- przedstawiono przebiegi charak- gramowanymi w systemie ISP (ang. In System Pro- Tabela 1. Konfiguracje zakresów przetwarza- grammable), a ich architek- nia US1. tura jest rozwiniciem po- D5O D4O Zakres A/C Zakres C/A D5O D4O Zakres A/C Zakres C/A D5O D4O Zakres A/C Zakres C/A D5O D4O Zakres A/C Zakres C/A D5O D4O Zakres A/C Zakres C/A pularnych układw GAL. 0 0 0..+1,25V 0..+1,25V (wy. NKB) W prezentowanym pro- 0 1 0..+2,5V 0..+2,5V (wy. NKB) jekcie zastosowano najmniej- 1 0 -1,25V..+1,25V -1,25V..+1,25V (wy. U2) Rys. 3. Sposób przełączania kodów szy układ z serii XC9500. 1 1 -2,5V..+2,5V -2,5V..+2,5V (wy. U2) sterujących przetwornikiem C/A. Elektronika Praktyczna 4/98 35 8-bitowy przetwornik A/C i C/A do PC III, jak i popularne- - dodaniu dzielnika napicia na go wśrd konstruk- analogowym wejściu karty, co torw uływających poprawiło pozwoliło poszerzyĘ układw FPGA zakresy pomiarowe. xCheckera. Układ US1 jest przetworni- Poniewał wy- kiem A/C i C/A. Transfer danych magania czasowe do i z tego układu jest mołliwy dla układu XC9536 dziki 8-bitowej szynie danych. Rys. 4. Przebiegi sterujące podczas zapisywania nie są zbyt rygo- Poniewał układ AD7569 jest wy- rejestru C/A. rystyczne (najwol- posałony w wyjściowe bufory przejrzysty i łatwy w analizie. niejszy z dostpnych spełnia trjstanowe nie ma konieczności - Blok rejestrw i bufor trjstano- wszelkie wymagania z dułym za- stosowania dodatkowych bufo- wy (rys. 6). Ta czśĘ układu pasem) nie ma wikszego sensu rw, separujących ten układ od zapewnia poprawną wspłprac stosowanie struktur szybszych nił szyny danych PC. Wejścia ste- pomidzy szyną ISA w kompu- XC9536-15. rujące kierunkiem przesyłu in- terze, a układami znajdującymi formacji (!WR i !RD) dołączone si na płytce przetwornika. Inne ciekawostki są bezpośrednio do sygnałw Na rys. 7 przedstawione zosta- Do tej pory omwiliśmy dwa !IOWR i !IORD szyny ISA. Syg- ło rozmieszczenie wyprowadze układy scalone z piciu zastoso- nał wyboru układu US1 !CS zaprojektowanego układu. Wypro- wanych w urządzeniu. Nie ozna- generowany jest przez dekoder wadzenia oznaczone PGND nie są cza to, łe pozostałe są na tyle adresowy znajdujący si w ukła- wykorzystywane w projekcie i są banalne, łe nie warto jest im dzie US2. Sygnał !CS staje si połączone z masą przez wewnt- poświciĘ odrobiny miejsca aktywny zarwno dla operacji rzne rdło prądowe (emuluje w artykule. zapisu, jak i odczyt portu o ad- rezystancj ok. 10k&!). Wyprowa- Układ DS1813 (Dallas) jest resie 31Eh. Odczyt rejestru zna- dzenia TDI, TDO, TCK i TMS są specjalizowanym układem zerują- jdującego si pod tym adresem wykorzystywane przez interfejs cym, ktry dba o to, aby po powoduje pojawienie si na szy- JTAG (opisany w EP1 i 2/98). Przy włączeniu zasilania komputera nie danych zawartości rejestru pomocy tych pinw mołliwe jest ustaliĘ powtarzalne warunki pra- wyjściowego przetwornika A/C. programowanie układu XC9536 cy przetwornika (opis tych i in- Zapis pod ten adres powoduje bez konieczności wyjmowania go nych układw zerujących znalazł modyfikacj rejestru danych z podstawki. Niezbdny jest do si w EP3/98). przetwornika C/A. tego celu interfejs, ktry wchodzi Układ PGA103 (Burr- w wikszośĘ zestaww CAD firmy Brown) jest wzmacniaczem Xilinx (począwszy od xABELa). operacyjnym o programowa- Mołliwe jest stosowanie zarwno nym wzmocnieniu. Wspł- taniego interfejsu dołączanego do czynnik wzmocnienia (x1, portu rwnoległego Parallel Cable x10 lub x100) ustalany jest przy pomocy dwch wejśĘ cyfrowych sterowanych po- ziomami TTL. Ostatni z układw - OPA633 (takłe Burr-Brown) jest bardzo szybkim wtrni- kiem napiciowym (wzmoc- nienie bardzo bliskie 1V/V) o dułym dopuszczalnym prądzie wyjściowym (do ą100mA). Opis układu Schemat elektryczny prze- twornika przedstawiono na rys. 8. Urządzenie, ktre opi- sujemy w artykule, jest mini- malnie zmodyfikowane w sto- sunku do modelu przedsta- wionego na zdjciach. Mody- fikacje polegały na: - uproszczeniu sposobu ste- rowania rejestrami karty, co spowodowało zajcie kolejnego adresu w prze- Rys. 5. Sposób realizacji dekodera strzeni I/O komputera; adresowego. Rys. 6. Część rejestrowa układu US2. Elektronika Praktyczna 4/98 36 8-bitowy przetwornik A/C i C/A do PC S Do wejścia zegarowego CLK na wejściu BUSY_TRI, podawany P L L P T G D D G A R D D D V D US1 dołączone zostały elemen- z wyjścia dekodera B_RD. Jest on N _ _ N R E 3 5 4 C 6 D I O D T S O O O C O ty R1, C1 o typowych wartoś- uaktywniany, jełeli nastpuje od-
/6 5 4 3 2 1 44 43 42 41 40 \ ciach zalecanych przez produ- czyt adresu 31Fh. BUSY_TRI | 7 39 | BUSY_O centa. Czas przetwarzania mie- Układ AD7569 mołna skonfi- PGND | 8 38 | D5 B_RD | 9 37 | D6 rzonego sygnału wynosi ok. gurowaĘ do pomiarw w jednym GND | 10 36 | D4 CS | 11 XC9536-15-PC44 35 | D3 2s, co daje w przybliłeniu z czterech zakresw napiciowych BUSY_I | 12 34 | WR A0 | 13 33 | RD maksymalną czstotliwośĘ (dwa unipolarne i dwa bipolarne). A1 | 14 32 | VCC TDI | 15 31 | GND prbkowania rzdu 500kHz. O wyborze zakresu decyduje stan TMS | 16 30 | TDO TCK | 17 29 | AEN Podczas przetwarzania układ logiczny na wejściu RANGE i na- \ 18 19 20 21 22 23 24 25 26 27 28 / US1 informuje otoczenie o za- picie zasilające kocwk V .
ss A A A V A G A A A P A jtości przy pomocy sygnału W tab. 1 przedstawiono zalełnoś- 3 2 4 C 5 N 6 7 8 G 9 C D N !BUSY. Sygnał ten jest poda- ci pomidzy stanami logicznymi D wany na wejście bufora trjsta- na wyjściach D4O i D5O układu Rys. 7. Wyprowadzenia układu US2. nowego (BUSY_I), ktry zna- US2 i przetwarzanymi zakresami. Wejścia zerujące układw US1 jduje si w US2. Wyjście bufora O ile w przypadku przetworni- i US2 połączone są ze sobą i ste- BUSY_O połączone jest bitem D5 ka C/A zakresy przetwarzania są rowane z wyjścia układu US3 szyny danych (wyprowadzone bez- stałe, to konfiguracja przetworni- (DS1813). Jest to, jak wcześniej pośrednio na szyn ISA). O uak- ka A/C jest nieco bardziej zło- wspomnieliśmy, specjalizowany tywnieniu bufora decyduje sygnał łona. Wynika to z faktu zastoso- układ zerujący, ktry po- wania na wejściu przetwornika woduje, łe rejestr we- wzmacniacza o programowanym jściowy przetwornika C/ wzmocnieniu i dzielnika napi- A US1 jest wyzerowany ciowego. (napicie wyjściowe jest Wzmocnienie układu US5 rwne 0V). Zerowane są mołna ustaliĘ w zakresie x1, x10 takłe cztery przerzutniki lub x100, przy pomocy kombina- spełniające rol rejestru cji bitw D2O i D3O. W tab. 2 konfiguracji, ktre zna- przedstawiono zalełnośĘ pomi- jdują si w US2. Dziki temu wzmocnienie ukła- du US5 wynosi 1V/V, styki przekanika Prz1 doprowadzają do ko- cwki V US1 napicie ss 0V, a na wejściu RANGE US1 jest logiczne 0. Naleły pamitaĘ, łe ze- rowanie karty nastpuje tylko po włączeniu zasi- lania. Nie jest mołliwe wyzerowanie karty przy pomocy przycisku zeru- jącego komputer lub przy pomocy procedury gorą- cego restartu. Dołącze- nie kondensatora C11 blisko wyprowadze US3 ma na celu maksymalne wydłułenie impulsu ze- rującego, przez wydłułe- nie czasu narastania na- picia zasilającego. Prze- kanik Prz1 ma wbudo- waną diod zabezpiecza- jącą wyjście sterujące przed mołliwością uszkodzenia z powodu przepicia indukowanego po odłączeniu napicia zasilającego od cewki. Nie ma wic koniecznoś- ci stosowania dodatko- wej diody. Rys. 8. Schemat elektryczny przetwornika. Elektronika Praktyczna 4/98 37 8-bitowy przetwornik A/C i C/A do PC dzy stanami logicznymi na tych wyjścia z masą lub ktrymś z bie- WYKAZ ELEMENTÓW wyjściach i wzmocnieniem ukła- gunw zasilania. Rezystory du. Rezystory R3 i R4 dzielą Na schemacie elektrycznym R1: 6,2k&! napicie podawane na wejście z rys. 8 nie narysowano połącze R2: 100&! US5, rezystor R2 ogranicza prąd wyprowadze szyny JTAG, ktra R3: 9k&!-1% wejściowy tego układu. Diody D1 słuły do programowania układu R4: 1k&!-1% i D2 spełniają rol ogranicznika US2. Wszystkie sygnały tego złą- Kondensatory napicia, nie pozwalając, aby na- cza wyprowadzono na zewnątrz C1: 68pF picie na wejściu US5 było wik- do punktw lutowniczych. Złą- C2, C3, C4, C5, C6, C7, C8: 100nF sze nił 5,7V i mniejsze nił -0,7V. cze to nie bdzie w wikszości C9, C10, C12, C11, C13: 10F/10V Układ US5 jest zasilany napi- wypadkw wykorzystywane, po- Półprzewodniki ciem symetrycznym ą5V, co z du- niewał układy XC9536 bdą do- US1: AD7569JN łym zapasem wystarcza do uzys- starczane w zestawach zaprogra- US2: XC9536PC44 kania maksymalnej wymaganej mowane. zaprogramowany amplitudy sygnału na wejściu US3: DS1813 przetwornika. Montał i uruchomienie US4: OPA633KP Jak wcześniej wspomniano Widok ściełek na płytce dru- US5: PGA103P układ AD7569 ma na wyjściu kowanej przetwornika przedsta- D1, D2: 1N4148 przetwornika C/A wbudowany bu- wiono na wkładce wewnątrz nu- Różne for separujący. Jego wydajnośĘ meru. Rozmieszczenie elementw Gn1,Gn2: gniazda BNC prądowa nie jest zbyt duła - widaĘ na rys. 9. Płytka jest Prz1: TQ2-5V (NAIS Matsushita) producent układu zaleca nie prze- wykonana w technologii dwu- goldpin 1x5 kraczanie wartości 1,25mA, co stronnej z metalizacją otworw. dyskietka z oprogramowaniem w wielu wypadkach mołe nie byĘ Poniewał złącze krawdziowe jest sterujacym (Windows 95) oraz wystarczające. Z tego powodu za- kryte złotem naleły zachowaĘ du- programem PTEST.EXE stosowany został bardzo szybki łą ostrołnośĘ podczas montału, układ buforujący US4. Jego wzmoc- aby przypadkowo nie kapnąĘ na prowadzenia układu w obudowie nienie wynosi ok. 0,95..0,99V/V, nie cyną, co mołe uszkodziĘ PLCC są dośĘ delikatne. maksymalna wydajnośĘ prądowa złącze w sposb nieodwracalny. W egzemplarzu modelowym 100mA, rezystancja wyjściowa po- Poniewał całe urządzenie gniazda BNC były przykrcone do niłej 5&!, a szybkośĘ narastania składa si ze stosunkowo nie- śledzia mocującego kart w obu- sygnału na wyjściu ok. 2600V/s. wielkiej ilości łatwych w monta- dowie PC. Grne gniazdo wyko- Według informacji producenta łu elementw, nie bdziemy rzystano jako wejściowe dla prze- mołliwe jest na jego wyjściu uzys- szczegłowo omawiaĘ całego pro- twornika A/C, dolne zaś jako kanie sygnału o amplitudzie 2,5V cesu montału. Naleły pamitaĘ wyjściowe przetwornika C/A. Syg- przy czstotliwości 15MHz i rezys- o zastosowaniu podstawek dla nał z punktu lutowniczego poło- tancji obciąłenia 100&! (prąd wy- wszystkich układw scalonych łonego w pobliłu US4 naleły pod- jściowy 25mA). Jest to wic dos- (z wyjątkiem US3). Montał US2 łączyĘ do gniazda BNC kablem konały bufor prądowy, ktrego w podstawce nie jest zbyt trud- ekranowanym. parametry z dułym zapasem speł- ny, lecz warto jest poświciĘ Do wstpnego uruchomienia niają wymagania aplikacji. jemu nieco uwagi, poniewał wy- urządzenia bdzie potrzebny pro- Poniewał układ OPA633 nie gram PTEST.EXE, ktry znajduje ma wbudowanych ładnych zabez- si na dyskietce wchodzącej piecze przed przeciąłeniem na- w skład kitu. Niezbdne bdą tak- leły zwracaĘ uwag w czasie eks- łe diody LED dołączone anodami ploatacji, aby nie zewrzeĘ jego do wyjśĘ D2O..D5O US2. Pomi- dzy katody i mas zasilania na- leły włączyĘ cztery rezystory ok. 300&!. Nastpnie przy PTESTa naleły dokonaĘ kolejno modyfika- cji bitw D2..5 rejestru o adresie 31Fh. Po wpisaniu na D2O..3O 1 logicznej na dany bit dioda powinna si zaświeciĘ, po wpi- saniu 0 zgasnąĘ. Odwrotnie jest w przypadku bitu D5O, poniewał wyjście rejestru jest zanegowane. Reszt procedury uruchomie- nia opiszemy w drugiej czści artykułu, w ktrej przedstawione bdzie oprogramowanie sterujące kartą (jest tam moduł wspomaga- jący przetestowanie karty). Piotr Zbysiński, AVT Rys. 9. Rozmieszczenie elementów na płytce drukowanej. Elektronika Praktyczna 4/98 38