W4. UKAADY Z FAZOW PTL
SPRZŻENIA ZWROTNEGO
Liniowy model pętli fazowej
Wpływ transmitancji filtru na właściwości śledzące
pętli
Zasada działania. Model pętli fazowej
Procesy synchronizacji pętli PLL
Scalone pętle fazowe
Detektor fazy
Generatory przestrajane napięciem - VCO
Przykłady realizacji układu scalonego PLL
Układy z fazową pętlą sprzężenia zwrotnego, często
nazywane pętlami fazowymi PLL (ang. phase - locked -
loop), znajdują bardzo szerokie zastosowanie we
współczesnej elektronice do synchronizacji,
podziału/powielania częstotliwości, pośredniej
demodulacji częstotliwości, przemiany częstotliwości itp.
Ciągle rosnący obszar licznych i różnorodnych
zastosowań pętli fazowej w układach przetwarzania
sygnałów analogowych i cyfrowych wiąże się z tym, że
parametry układów z pętlą PLL są na ogół korzystniejsze
niż parametry układów konwencjonalnych.
Schemat blokowy układu z fazową pętlą
sprzężenia zwrotnego
uO t
( )
rad V / rad V V /V V rad /V rad
[ ] [ ] [ ] [ ] [ ] [ ] [ ]
ui t uD t uO t ug t
( ) ( ) ( ) ( )
Detektor
FDP
VCO
fazy
( )
jg t
ji t
( )
d
wi(t)= w0 + [ji(t)]
ui(t)=Ui sin [w0t +ji(t)] dt
d
ug(t)=Ug cos [w0t +jg(t)]
wg(t)= w0 + [jg(t)]
dt
1
uD(t)= kmui(t)ug(t)= kmUiUgsin[ji(t)-jg(t)]+
2
1
+ kmUiUgsin[2w0 +ji(t)+jg(t)]
2
km - jest stałą układu mnożącego
1
uD(t)= kmUiUgsin[ji(t)-jg(t)]= kDsin[jb(t)]
2
lub
ż
uD(jb)=UDmaxsinjb
Odpowiedz na
wyjściu
detektora fazy
jb(t)= ji(t)-jg(t)
- błąd fazy
kD =1 2kmUiUg
- wzmocnienie detektora fazy
t
uO(t)= uD(t)*h(t)=[kD sin jb(t)]*h(t)= kD
b
sin j (t) h(t - t) dt
0
u
b)
D
a)
w
UD max
g
arctg kG
w
0
arctg kD
p 2
-p 2
-p p
jb
-UD max
uG
a) Charakterystyka przejściowa detektora fazy, b) charakterystyka przestrajania
generatora VCO
wg(t)=w0 + kGuO(t)
djg(t)
= kGuO(t)
dt
[ *h(t)=[kD sin jb(t)]*h(t)
uO(t)= uD(t)*h(t)= kD sin (ji(t)-jg(t))]
djg(t)
= kGuO(t) =kGkD{sin[ji(t)-jg(t)]*h(t)}
dt
K = kGkD
Pętla PLL opisana powyższymi równaniami jest układem
silnie nieliniowym z powodu nieliniowości charakterystyki
przejściowej detektora fazy. Nachylenie charakterystyki
przejściowej detektora fazy (w przypadku zastosowania
układu mnożącego) ulega nie tylko znacznym zmianom co do
wartości, lecz również zmienia swój znak przy zmianie błędu
jb = - Ą do jb = + Ą
fazy od (rys.a).
p p
ć
j ą 2 p
Przy zmianach błędu fazy w przedziałach: b = - 2 do + n
Ł
2ł
dla n = 1, 2, K
nachylenie charakterystyki jest dodatnie i w
tym przypadku w pętli występuje fazowe ujemne sprzężenie
jb
zwrotne. Dla pozostałych nachylenie charakterystyki
przejściowej detektora jest ujemne i w pętli występuje fazowe
dodatnie sprzężenie zwrotne.
PTLA W STANIE SYNCHRONIZACJI
Liniowy model pętli fazowej
ji(t) - jg(t)= jb0 = const
wi(t)= wg(t)
ui(t)posiada:wi = const
1
UD0 = uD(t)= kmUsUgsinjb0 = kDsinjb0
2
-kD Ł UD0 Ł kD
UD0
Składowa stała po przeniesieniu przez filtr przyjmuje
H 0 UD0
H 0 >1
wartość ( ) i po ewentualnym wzmocnieniu ( )
( )
steruje generatorem VCO. Najczęściej wzmocnienie nie jest
H 0 = 1
potrzebne, tj. ( ) . Napięcie przestrajające generator VCO
H(0)UD0kG = kDkGH(0) = KH(0)
wynosi:
Zgodnie z zależnością pulsacja generatora VCO może
przyjmować wartości z przedziału:
w0 - kG kD H 0 Ł wg Ł w0 + kG kD H 0
( ) ( )
Jeżeli zakres zmian pulsacji sygnału wejściowego ui t będzie się
( )
utrzymywać w przedziale określonym podanym wyrażeniem, to
wówczas pętla fazowa pozostaje w stanie synchronizacji.
Ten właśnie przedział pulsacji sygnału wejściowego , dla
których pętla fazowa pozostaje w stanie synchronizacji, nosi
nazwę zakresu trzymania (ang. hold - in range) lub zakresu
śledzenia (ang. tracking range) tej pętli.
W rozważanym przypadku zakres trzymania jest
w
symetryczny względem pulsacji i wynosi
0
DwT = kGkD H(0)
przy czym najczęściej H 0 = 1
( )
W stanie synchronizacji błąd fazy jb0 jest mały i możemy założyć,
że jb0 << p / 2 . Przy tym założeniu charakterystyka detektora
fazy może być aproksymowana zależnością liniową
UD0 = kD sin ji - jg kD ji - jg = kD jb0
( ) ( )
Podstawiając tę zależność poprzedniej zależności, otrzymujemy:
djg(t)
= K [ji(t)-jg(t)]*h(t)
dt
ż
djb(t) dji(t)
= - K [jb(t)]*h(t)
dt dt
Równania te są liniowe, zatem stosując przekształcenie
Laplace a otrzymujemy równania algebraiczne w postaci:
sfg(s)= K [fi(s)-fg(s)]H(s)
ż
sfb(s)= sfi(s)-Kfb(s)H(s)
fg s , fi s , fb s , H s
( ) ( ) ( ) ( )
gdzie są transformatami Laplace a wyrażeń
jg t , ji t ,jb t oraz h t , a H s
( ) ( ) ( ) ( ) ( )
jest transmitancją filtru FDP.
Na podstawie powyższych równań możemy wyznaczyć transmitancję
zamkniętej pętli fazowej:
fg(s)
KH(s)
G(s)= =
fi(s) s + KH(s)
s
fb(s)=
s + KH(s)fi(s)
Możemy również wyznaczyć transmitancję samego generatora
VCO:
fg(s)
kG
djg(t)
=
= kGuO(t)
UO(s) s
dt
Z przeprowadzonej analizy wynika, że w stanie synchronizacji, przy
|jb0|<< p / 2 , schemat blokowy pętli może być zastąpiony modelem
liniowym:
Detektor fazy
Filtr VCO
UO s
( )
Pulsacja
V /V
[V /rad] [rad/Vs]
[ ]
Wg s
( )
fi s fb s UD s
Faza
( )+ ( ) ( )
kD H s
( ) kG
1 s
-
UO s f s
( ) Wg s ( )
( )
g
f s
( )
g
Liniowy model pętli fazowej w stanie synchronizacji
Na podstawie schematu blokowego możemy wyznaczyć transmitancję pętli
otwartej:
fg(s)
ł
H(s) H(s)
GO(s)= = K
ęf
(s)ś = kDkG s s
i O
V
1
ł
kG wyraża się w rad ł , kD w ł
ęV secś
ęradś, stąd wzmocnienie pętli ma wymiar
ęsecś
Wpływ transmitancji filtru na właściwości śledzące pętli
W literaturze pętle fazowe klasyfikuje się jak układy automatycznej
regulacji w oparciu o transmitancje pętli otwarte, przy czym liczba
biegunów określa rząd pętli, natomiast liczba biegunów w początku
układu współrzędnych określa typ pętli.
Najczęściej rozważa się pętle fazowe 1-go rzędu (bez filtru) oraz
pętle 2-go rzędu z typowymi pasywnymi lub aktywnymi filtrami 1-go
rzędu. Dokonując tej klasyfikacji, niżej przedstawiono najbardziej
typowe transmitancje stosowanych filtrów i wiążące się z nimi
transmitancje pętli:
pętla pierwszego rzędu, typu pierwszego:
fg(s)
KH(s)
H0(s)=1 G(s)= =
Transmitancja filtru
fi(s) s + KH(s)
K
Transmitancja PLL
G(s)=
s + K
pętla drugiego rzędu, typu pierwszego z pasywnym filtrem całkującym:
1
fg(s)
KH(s)
R1 H(s)= H1(s)=
G(s)= =
1+t1s
fi(s) s + KH(s)
t1 = R1C
C
-1
Kt1
G(s)=
-1 -1
s2 +t1 s + Kt1
pętla drugiego rzędu, typu pierwszego z pasywnym filtrem
proporcjonalno całkującym:
R1 1+t2s
H(s)= H2(s)=
1+(t1 +t2)s
R2
t1 = R1C
C
t2 = R2C
pętla drugiego rzędu, typu drugiego z aktywnym filtrem proporcjonalno
całkującym:
R1 R2
C
fg(s)
KH(s)
1+t2s
G(s)= =
H(s)= H3(s)=
fi(s) s + KH(s)
- t1s
+
t1 = R1C
t2 = R2C
Transmitancja filtru
-1
K(1+t2s)t1
G(s)=
Transmitancja PLL
ć
t2 K
s2 + K
s+
t1 t1
Ł ł
Lub w postaci unormowanej:
1/ 2
2
ć
K
2xwns +wn
wn =
gdzie:
G(s)= t
2
Ł 1 ł
s2 + 2xwns +wn
1/ 2
ć
t2 K
x =
t
2
Ł 1 ł
W zasadzie wystarczy rozważać transmitancje filtrów o postaci H2 s lub
( )
H3 s , bowiem przy ich pomocy można opisać transmitancje dowolnego filtru 1-
( )
go rzędu. Przykładowo, filtr o transmitancji H1 s jest szczególnym
( )
przypadkiem filtru o transmitancji H2 s dla t = 0.
( )
2
Podobnie, aktywny filtr całkujący zrealizowany na wzmacniaczu
operacyjnym i posiadający transmitancję
1
H4 s =
( )
s t1
jest szczególnym przypadkiem filtru o transmitancji H3 s , dla t = 0.
( )
2
Na rysunku niżej przedstawiono charakterystyki częstotliwościowe:
amplitudowe i fazowe pętli otwartych dla trzech transmitancji filtrów:
H2 s
H0 s H1 s ( )
( ) ( )
, , .
wC
Pulsacja przy której moduł transmitancji pętli otwartej osiąga
GO j wC =1
( )
wartość równą 1 ( ) nazywa się pulsacją odcięcia (ang.
crossover frequency).
G0 j w
( )
Transmitancja pętli drugiego rzędu, typu pierwszego z
w1
pasywnym filtrem całkującym, którego pulsacja jest znacznie
K
mniejsza od (aby osiągnąć wąskie pasmo) powoduje, że
- p w
przesunięcie fazy pętli jest bliskie przy pulsacji odcięcia
c
(rys.b). Wynikiem tego może być niestabilność pętli zamkniętej.
Zastosowanie filtru o transmitancji jednobiegunowej z zerem
umożliwia zwiększenie marginesu fazy (jak pokazuje rys.c).
Zauważmy, że dla tego przypadku szerokość pasma pętli, która jest
K
równa pulsacji odcięcia, może być znacznie mniejsza od .
Możliwość niezależnej regulacji szerokości pasma pętli oraz
K
wzmocnienia pętli jest zaletą stosowania tego typu filtrów.
GO( jw)
a)
- 20dB dekwpływ członu
całkującego
VCO
H0(s)=1
1
w = K
w
c
argGO( jw)
0
w
-p 2
R
1
GO( jw)
- 20dB dek
w1 << K
b)
C
- 40dB dek
1
w1 w
K
w
c
1
H1(s)=
argGO( jw)
0
1+ s w1
w
1
w1 =
-p 2
R1C
Dj 0
-p
R
1
- 20dB dek
c)
GO( jw)
R2
Charakterystyki częstotli-
- 40dB dek
C
- 20dB dek wościowe: amplitudowe i
fazowe
1
1+ s w2
H2(s)=
otwartych pętli fazowych
w1 w w K
w
2 c
1+ s w1
0
dla
argGO( jw)
1
w
w1 =
różnych transmitancji filtru:
(R1 + R2)C
-p 2
a) H0(s), b) H1(s), c) H2(s)
Dj -p 2
1
w2 =
-p
R2C
Zdolność śledzenia przez pętlę zmian fazy sygnału
wejściowego określa się zwykle dla standardowych
zaburzeń tego sygnału o postaci:
- skokowej zmiany fazy,
- skokowej zmiany częstotliwości,
- liniowej zmiany częstotliwości.
Przyjmując, że zaburzenie sygnału wejściowego nastąpiło
w chwili , wymienione trzy sygnały standardowe i ich
transformaty Laplace a przedstawiono w tabeli 1.
TABELA 1
W dziedzinie czasu
L- transformata
1 Skokowa zmiana fazy Dj
ji t = Dj 1 t
( ) ( )
fi s =
( )
s
ji(t)= Dw t 1(t)
2 Skokowa zmiana pulsacji Dw
fi s =
( )
s2
1 Liniowa zmiana pulsacji 1 uw
ji t = uw t2 1 t
fi s =
( ) ( ) ( )
2 s3
ji(t)=(w dt )1(t)=(vwt dt )1(t)= vwt21(t)
Zdolność śledzenia przez pętlę zmian fazy sygnału wejściowego wyznaczymy
w oparciu o równanie określające transmitancję pętli odniesioną do błędu fazy
s
fb s = fi s
( ) ( )
s + K H s
( )
jb t
( )
Na podstawie tego równania możemy wyznaczyć dla wybranej transmitancji
filtru zastosowanego w pętli oraz dla każdego z podanych w tabeli 1 pobudzeń.
Rozwiązanie równania można dokonać dobrze znanymi metodami. W naszych
rozważaniach ograniczymy się jedynie do wyznaczenia wartości asymptotycznych
t Ą
rozwiązań szczegółowych, dla .
Wykorzystując twierdzenie o wartości granicznej,
otrzymujemy:
s2
limjb(t)= jb0 = lim sfb(s)= lim fi(s)
s0
s + KH(s)
tĄ s0
Dj
skokowa zmiana fazy: fi s =
( )
s
s2 Dj
limjb(t)= jb0 = lim = 0
tĄ
s + KH(s) s
s0
Dw
skokowa zmiana pulsacji:
fi s =
( )
s2
s2 Dw Dw
limjb(t)= jb0 = lim =
tĄ
s + KH(s) s2 KH(0)
s0
Dw
limjb(t)= jb0=
H(0)1
tĄ
K
uw
fi s =
( )
liniowa zmiana pulsacji:
H(0)1
s3
s2 uw
limjb(t)= lim = Ą
s + KH(s) s3
tĄ s0
Błąd fazy narasta nieograniczenie z szybkością:
djb(t) s2 uw uw
lim = lim s [sFb(s)]= lim s =
tĄ s0 s0
dt s + KH(s) s3 K
Błąd fazy narasta w miarę upływu czasu, powodując wyjście detektora fazy z
liniowego obszaru pracy, aż przy pewnej wartości błędu fazy następuje utrata
synchronizacji.
uw
liniowa zmiana pulsacji:
fi s =
( )
s3
1+t2s
Dla pętli z filtrem o transmitancji H3 s :
( )
H(s)= H3(s)=
t1s
s2 uw
limjb(t) = jb0(t)= lim
tĄ s0
s + KH3(s) s3
2
uw uw
jb0= lim =
2 2
s2 + 2xwns +wn wn
s0
Dla wystarczająco dużego współczynnika tłumienia przebieg osiąga
wartość asymptotyczną w sposób aperiodyczny, tj. bez oscylacji o
dużych amplitudach i przy dostatecznie małym stosunku pętla
pozostaje w stanie synchronizacji.
H5 s = H3 s H4 s
( ) ( ) ( )
Jeżeli zastosujemy filtr o transmitancji wówczas
otrzymujemy pętlę fazową 3 - go rzędu, typu trzeciego, której błąd fazy
przy liniowej zmianie pulsacji sygnału wejściowego w quasiliniowym
zakresie pracy wynosi zero.
Pasmo szumowe
Zarówno wzmocnienie pętli jak i transmitancja filtru w istotny sposób
wpływają również na właściwości szumowe pętli, charakteryzowane tzw. pasmem
Bn
szumowym
2
Ą
jg(jW)
Bn= df
ji(jW)
0
Należy przy tym podkreślić, że układy z pętlami fazowymi wykazują bardzo
korzystne właściwości zmniejszania stosunku sygnał/szum na wyjściu układu w
porównaniu do wejścia. Dla pętli PLL 1-go oraz 2-go rzędu z filtrem całkującym
Bn zależy tylko od wzmocnienia pętli i wynosi:
H1 s
( )
( )
pasmo szumowe
Bn = K / 4
. Wzrost wzmocnienia z jednej strony zmniejsza błąd śledzenia fazy,
Bn
lecz zarazem powiększa pasmo szumowe , wskutek czego pętla jest bardziej
podatna na szumy i pogarsza się stosunek sygnał/szum na wyjściu układu.
Znacznie korzystniejsze właściwości szumowe wykazują pętle PLL z filtrem
H2 s , H3 s
( ) ( )
proporcjonalno - całkującym ( ), które ponadto zależnie od rodzaju
wymuszenia charakteryzują się takimi samymi lub mniejszymi statycznymi
błędami fazy. Z tego powodu są najczęściej stosowane w praktyce.
Na rys. niżej przedstawiono przykładowo przebiegi czasowe
uO t
napięcia na wejściu generatora VCO ( ) pętli fazowej
H0 s = 1
pierwszego rzędu ( ) przy sinusoidalnym sygnale
( )
wejściowym, w którym nastąpiło zaburzenie w postaci skokowej
zmiany częstotliwości.
uO t
Przebieg napięcia ( ) na rys. został wyznaczony dla
pętli pierwszego rzędu o parametrach:
kG = 2 p rad 1 kHz
[ ] [ ] 1 ł
ęV ś
1
ł
K = 500
ęsś
w0
f0 = = 500 Hz
[ ]
2 p
Wg(s)
kGUO(s) KH(s) K
G(s)= = = =
Wi(s) Wi(s) s + KH(s) s + K
Dla H(s) =1
ui (t)
wi = 2p 500Hz wi = 2p 1kHz wi = 2p 250Hz wi = 2p 1kHz
( ) ( ) ( ) ( )
t
uO(t)
t = 1 k = 2ms
0.5
wi -w
0
UO1 = = 0,5V
0.25
kG
0
t
-0.25
wi - w
0
UO2 = = -0,25V
-0.5
kG
Odpowiedz pętli fazowej pierwszego rzędu na sinusoidalny sygnał
wejściowy ze
skokową zmianą częstotliwości
Stałą czasową zmian napięcia na wejściu generatora VCO możemy
wyznaczyć na podstawie transmitancji
Wg(s)
kGUO(s) KH(s) K
UO s G(s)= = = =
( ) 1 K
=
Wi(s) Wi(s) s + KH(s) s + K
Wi s kG s + K
( )
Dla H(s) =1
t = 1 K = 2 msec
stąd
Zmiany pulsacji generatora VCO opisuje zależność
w = w0 + kG uO
g
Zatem przy skokowej zmianie częstotliwości sygnału wejściowego z 500
Hz do 1 kHz, napięcie na wejściu generatora VCO zmienia się wykładniczo
ze stałą czasową t od wartości 0 do UO1
wi -w0 2 p 1000 - 2 p 500
UO1 = = 0,5 V
kG 2 p 1000
fi
Przy skokowej zmianie częstotliwości od wartości 1 kHz do wartości 250
Hz napięcie sterujące generatorem VCO wykładniczo zmienia się do
UO2
wartości
wi -w0 2 p 250 - 2 p 500
UO2 = = = - 0,25 V
kG 2 p 1000
PROCESY SYNCHRONIZACJI PTLI PLL
Dochodzenie do stanu synchronizacji - zakres chwytania
Załóżmy, że w chwili t = 0 pętla sprzężenia zwrotnego jest rozwarta w miejscu
połączenia detektora fazy i filtru dolnoprzepustowego, a do wejścia jest przyłożony
sygnał
ui(t)=Uisin[wi0t+ji(0)]
natomiast przebieg wytwarzany przez generator VCO ma postać
ug(t)=Ugcos[w0t +jg(t) ]=Ugcos[w0t +jg(0)]
t=0
Dw
Pulsacje obu sygnałów różnią się od siebie o , tzn.
w i0-w0 = Dw
ui t
( )
Sygnał możemy zatem zapisać w postaci
ui(t) =Uisin[ w0t +ji(t)]
gdzie:
ji(t)= Dwt +ji(0)
Składowa wolnozmienna napięcia na wyjściu detektora fazy opisana jest wtedy
zależnością:
uD1(t)= kDsin[Dwt +jb(0)]
gdzie jb(0)= ji(0)-jg(0)
jest początkowym błędem fazy.
t ł 0
W czasie następuje zamknięcie pętli sprzężenia zwrotnego
i rozpoczyna się proces przejściowy dochodzenia do stanu synchronizacji.
t ł 0
Dla ogólne równanie pętli przyjmuje postać:
djb t
( )
= Dw - K sin jb t *h t
( ) ( )
dt
Po zamknięciu pętli sprzężenia zwrotnego składowa wolnozmienna na
wyjściu detektora nie jest już przebiegiem sinusoidalnym.
uO t
( )
Charakterystyczny przebieg napięcia na wejściu generatora VCO w
wi0 > w0 , przedstawiono
pętli osiągającej stan synchronizacji, przy założeniu
niżej na rys.
pętla proces częstotliwości
uO
otwarta chwytania zbliżone
Dw
UO =
składowa
kG
wolnozmienna
0' 0
t
częstotliwości
oddalone
Napięcie uo(t) na wejściu generatora VCO pętli osiągającej stan
synchronizacji
uO t
( )
W stanie ustalonym napięcie osiąga wartość wynikającą z charakterystyki
przestrajania generatora i określone jest zależnością
Dw wi0 -w0
UO = =
kG kG
Dw
Dopuszczalna początkowa różnica pulsacji nie może przekroczyć zakresu
DwT , bowiem w przeciwnym wypadku niemożliwe byłoby wejście w
trzymania pętli
stan synchronizacji. Zatem
max Dw Ł DwT
Szybkość zmian napięcia na wyjściu generatora VCO
duO t / dt wskazuje równocześnie na wzajemną relację
( )
pomiędzy pulsacjami wg t i wi t . Gdy zmiany napięcia
( ) ( )
uO t zachodzą wolno, to oznacza, że pulsacja w t
( ) ( )
g
generatora VCO zbliża się do wartości wi0 . Wzrost
bezwzględnej wartości duO t / dt oznacza, że pulsacja w t
( ) ( )
g
oddala się od wartości wi0 (rys.4.6). Jak widać na rys.4.6,
przebieg uO t w stanie nieustalonym jest niesymetryczny
( )
względem osi czasu. Zawiera on składową wolnozmienną
(linia przerywana na rys.4.6), która wymusza zbliżenie
wartości średniej pulsacji w t do wi0 .
( )
g
Z uwagi na konieczność eliminacji szumów wejściowych, w
pętli fazowej stosuje się filtry o paśmie przenoszenia
DwT . W tym przypadku omówiony
znacznie mniejszym od
wyżej efekt przeciągania częstotliwości generatora VCO w
procesie przejściowym będzie zbyt słaby, aby doprowadzić
wiO i wg t
( ).
do zrównania częstotliwości
wg t i wi t
( ) ( )
Maksymalną różnicę pulsacji sygnałów (przy
w
skokowym odstrojeniu od pulsacji środkowej ), przy której
0
pętla osiąga stan synchronizacji nazywamy zakresem
chwytania (ang. capture range) lub zakresem wciągania
DwC . Wzajemne
(ang. pull - in range) i oznaczamy przez
usytuowanie zakresów chwytania i trzymania ilustruje
poniższy rys.
UO
nachylenie
1 kG
w + Dw
0 c
kG
P0
P4 P1 P3 P2
w
0 wi
w - Dw
0 c
kG
2DwC
zakres chwytania
2DwT
zakres trzymania
Zakresy chwytania i trzymania pętli
fazowej
Jest to zarazem charakterystyka statyczna pętli PLL jako detektora częstotliwości
SCALONE PTLE FAZOWE
DETEKTOR FAZY
+UCC
RC RC
ud t
( )
T3 T4 T5 T6
uX (t)= ui(t) , uY (t)= ug(t)
ug t
( )
T1 T2
ui t
( )
IEE
-UEE
Schemat ideowy modulatora
zrównoważonego
+UCC
Przypadek 1
RC RC
ud t
( )
ui(t)<
T3 T4 T5 T6
ug t
( )
IEE RC
uD(t)= iR(t)RC = ui(t)ug(t)
2
4jT
T1 T2
ui t
( )
ui(t)=Uicos(w0t +j)
ż
IEE
ug(t)=Ugcosw0t
-UEE
1 1
y(t) = A0A1 cos[w0t +j(t)]cosw0t = cos[2w0t +j(t)]+ cosj(t)
2 2
IEERC
UD0 = uD(t)= UgUicosj(t)
2
8jT
+UCC
RC RC
ug(t)>>2jT;ui(t)<<2jT
ud t
( )
Przypadek 2:
T3 T4 T5 T6
a)
ui(t) ug t
( )
Ui sinwit
T1 T2
Ui
ui t
( )
0 p
2p
w t
IEE
-UEE
b)
UD0 2gmRCUi
ug(t)
p
j
j
0
0
-p -p 2 p 2 3p 2
p
w t
uD(t)
UDm
j
0 p 2p
w t
a)
ui(t)
Ui sinwit
Ui
0 p 2p
w t
Przypadek 2
b)
UD0 2gmRCUi
ug(t)
p
ug(t)>>2jT;ui(t)<<2jT
j
j
0 0 3p 2
-p -p 2 p 2
p
w t
uD(t)
UDm
j
1p
0 p 2p
w t
UD0 = uD(t)= (t)d(wt)=
D
u
p
0
j p
ł
1 2UDm
= cosj
ę-
Dm Dm
U sin(wt)d(wt)+ U sin(wt)d(wt)ś =
p p
ę ś
0 j
2gmRCUi
UDm = gmRCUi
UD0 = cosj
p
d UD0 2 Ui
kD = = - gmRC
dj p
max
a)
ui(t)
Ui sinwit
Ui
0 p
2p
w t
b)
UD0 2gmRCUi
ug(t)
p
j
j
0
0
-p -p 2 p 2 3p 2
p
w t
uD(t)
UDm
j
0 p 2p
w t
Modulator zrównoważony sterowany sygnałem sinusoidalnym i synchronizowany
przebiegiem prostokątnym: a) przebiegi czasowe, b) charakterystyki detektora
ui(t)= Uicos(wit +qi )
ż
ug(t)= sgn[cos(wit +qo)]
ug(t)= sgn[cos(wit +qo)]=
2
ud (t)= Uisin(qi -qo)
p
4 1 1
cos +qo)- cos3(wit +qo)+ cos5(wit +qo)+ł
= (wit
ę ś
p 3 5
Średnia wartość napięcia na wyjściu detektora, po odfiltrowaniu
wszystkich składowych wielkich częstotliwości:
wynosi: ud (t)= ui (t) ug (t)
ug(t)= cos(wit +qo)
Dokładnie tyle samo, co dla
+UCC
RC RC
Przypadek 3
ud t
( )
ui(t) , ug(t)>>2jT
T3 T4 T5 T6
ug t
( )
T1 T2
ui t
( )
IEE
-UEE
a)
ug(t)
j
p 2p 3p 4p 5p
0
w t
ui(t)
0
p
2p 3p 4p 5p
w t
uD(t)
IEERC
S1
Modulator zrównowa-
0 2p 3p 4p 5p
p
w t
żony dla dużych amplitud
S2
sygnałów wejściowych:
- IEERC
a) prostokątne sygnały
UD0
sterujące,
IEERC
b)
b) charakterystyka
detektora
-p 2 p 2
-p p 2p
j
- IEERC
a)
ug(t)
j
p 2p 3p 4p 5p
0
w t
Przypadek 3
ui(t)
ui(t) , ug(t)>>2jT 0
p
2p 3p 4p 5p
w t
uD(t)
IEERC
S1
0 p 2p 3p 4p 5p
w t
S2
- IEERC
UD0
IEERC
b)
-p -p 2 p 2
p 2p
j
- IEERC
1p p -j j
UD0 =
D
u (t)d(wt)= IEERC p -IEERCp =
p
0
2j
= IEERCć1- dUD0 2IEERC
kD = =-
p
Ł ł
dj p
Detektor fazowo częstotliwościowy PFD
Najważniejszym i najbardziej znanym sekwencyjnym detektorem fazy PD
jest detektor fazowo - częstotliwościowy PFD (ang. phase/frequency
detektor) z pompą ładunkową.
Pętla fazowa PLL z detektorem PFD posiada niezwykle istotne zalety, jakich
nie posiadają pętle PLL wykorzystujące starsze rozwiązania detektorów
fazy, oparte na układach mnożących, bramkach XOR lub przerzutnikach JK.
Pętla PLL z detektorem PFD jest w stanie osiągnąć stan
synchronizacji, niezależnie od odstępu częstotliwości sygnału
synchronizującego od warunków początkowych (przed rozpoczęciem
procesu synchronizacji), a także nie wykazuje statycznego błędu fazy po
osiągnięciu stanu synchronizacji.
Dlatego we współczesnych scalonych pętlach PLL stosuje detektory fazowo
częstotliwościowe PFD, podobne do przedstawionego na rys. 3.
Rys. 3. Schemat detektora fazowo-częstotliwościowego PFD
Detektor PFD porównuje napięcie referencyjne o częstotliwości Fr z
napięciem o częstotliwości (podawanym zwrotnie poprzez
programowalny dzielnik częstotliwości) i uaktywnia pompę
ładunkową , sterowaną zależnie od różnicy faz porównywanych
napięć. Pompa ładunkowa steruje prądowo wejście pasywnego filtra
pętli PLL, a wytwarzane napięcie na jego wyjściu przestraja generator
VCO tak, aby minimalizować sygnał błędu fazy.
Możemy wyróżnić trzy charakterystyczne stany pracy detektora PFD:
detekcji częstotliwości, detekcji fazy i stan synchronizacji pętli PLL.
1). Gdy różnica faz jest większa niż ą 2Ą, detektor PFD znajduje się w
stanie detekcji częstotliwości. W tym stanie, wyjście pompy
ładunkowej (absorpcyjne lub emisyjne, zależnie od tego, który z
porównywanych sygnałów ma większą częstotliwość) dostarcza prąd
o stałej amplitudzie, który jest całkowany przez filtr. W efekcie
otrzymujemy napięcie zmieniające się w sposób ciągły, które
przestraja generator VCO.
Rys. 4. Przebiegi czasowe w stanie detekcji fazy
2). Gdy błąd fazy porównywanych napięć zmniejszy się poniżej 2Ą,
detektor przechodzi do stanu detekcji fazy. W tym stanie pompa
ładunkowa jest aktywna tylko przez część cyklu pracy i dostarcza na
swoim wyjściu impulsy prądowe o stałej amplitudzie i czasie trwania
zależnym od różnicy faz porównywanych sygnałów (rys. 4.)
3). Gdy błąd fazy osiągnie
wartość zero, pętla PLL
przechodzi do stanu
synchronizacji. Na wyjściu
detektora PFD otrzymujemy
impulsy szpilkowe (rys. 5),
będące efektem skończonej
szybkości działania
stosowanych układów
cyfrowych, które muszą być
odfiltrowane, aby nie
modulować generatora VCO
i nie wytwarzać
niepożądanych składowych
widma częstotliwościowego
generowanego sygnału
(ang. spurious signals).
Rys. 5. Przebiegi czasowe w stanie
synchronizacji pętli PLL
Prosty przykład pompy ładunkowej z filtrem
-Vss -Vss
uC
U
P1
R2
R1
uREG
T
T 4 T 2 3T 4
t
+
u
1
komp
U
P2
-
u
2
uREG uC
C
UK1
t
UK 2
VCO typu integrator - przerzutnik
R1
Generator działa na zasadzie
Up1,2 = UK
R1 + R2 max,K min
równoważenia ładunku
T I T
UP1-UP2 = tga =
2 C 2
1 I
f = =
T 2C (UP1-UP2)
UCC
uC1
a) b)
DZ
UF
UCC1
UCC1
D1 RC RC D2
t
uC2
T4 T3
uC1 uC2
UF
UCC1
T1 T2
t
C
uE1
uE1 uE 2
2UBEP
IE IE
UCC1
I C
I I
T5
t
T6
uE 2
2UBEP
uREG
~
2UBEP
RE RE
UCC1
I C
t
T 2
T 2
Generator VCO w zmodyfikowanym układzie Bowesa: a) schemat ideowy,
b) idealizowane przebiegi czasowe napięć w układzie
1 I
1 I
f = =
Up1 -Up2 = 4UBEP
f = =
T 2C (UP1-UP2)
T 4UBEPC
1 dw0 1 dUBEP 2mV/oC
= - = = 0,00331/oC = 3300 ppm/oC
w0 dTa UBEP dTa 600mV
Sprzężenie krzyżowe realizowane jest za pośrednictwem wtórników z
tranzystorami T3, T4, zasilanych z oddzielnych zródeł prądowych .
Tranzystory T1, T2 znajdują się na przemian w stanie odcięcia lub
przewodzenia, wobec czego prąd I jednego ze zródeł prądowych w
obwodach emiterów tych tranzystorów przepływa przez kondensator C
raz w jednym, raz w drugim kierunku, wywołując na nim przebieg
napięcia o kształcie trójkątnym. Tranzystory T5, T6 o napięciu na bazach
pełnią rolę zródeł prądowych w obwodach emiterów T1, T2 o wartościach
prądu I liniowo uzależnionych od napięcia sterującego . Diody D1, D2
(tranzystory w połączeniu diodowym) ograniczają niepożądane zmiany
amplitudy napięć na kolektorach tranzystorów T1, T2 oraz ustalają
poziomy napięć, przy których następuje załączenie tych tranzystorów.
Opisany układ umożliwia generację przebiegu prostokątnego o
częstotliwości do 100 MHz dzięki pracy tranzystorów w obszarze aktywnym
(bez wchodzenia w stan nasycenia).
Częstotliwość drgań generatora jest zależna od temperatury, poprzez
o
termiczną zależność napięcia .
UBE dUBE / dTa - 2 mV / C
( )
Na podstawie powyższej zależności otrzymujemy:
o
1 dw0 1 dUBEP 2 mV / C
= - = =
w0 dTa UBEP dTa 600 mV
o o
= 0,0033 1 / C = 3300 ppm / C
W układzie można uzyskać całkowitą kompensację termicznych zmian
pulsacji środkowej poprzez uzależnienie prądu zródeł T5, T6 od
temperatury. Charakterystyka przestrajania może być liniowa w
zakresie 3 - 5 dekad.
Na identycznej zasadzie są budowane układy VCO z tranzystorami
MOS z kanałem wzbogacanym.
TOPOLOGIE GENERATORÓW VCO
Układy na tranzystorach NMOS
Układy na tranzystorach PMOS
Układy komplementarne na tranzystorach NMOS i PMOS
Układy NMOS charakteryzują się większą transkonduktancją tranzystorów NMOS niż
PMOS (przy tych samych rozmiarach), ze względu na większą ruchliwość
elektronów niż dziur.
Układy komplementarne CMOS pobierają mniejszą moc niż układy NMOS I PMOS.
We wszystkich rozwiązaniach zastosowano zródła prądowe do ustalania
spoczynkowego punktu pracy, dzięki czemu zapewniono:
1. Ograniczenie amplitudy generowanego napięcia, zabezpieczając przez to
wchodzenie tranzystorów w obszar triodowy, co mogłoby powodować wzrost
szumów fazowych.
2. yródło prądowe zapewnia wysoką impedancję węzła dołączonego do rezonatora, a
przez to odsprzęga szynę zasilania lub masy od rezonatora. yródło zasilające
może być włączone od strony szyny zasilającej, jak również od strony masy (w
przypadku dużych napięć zasilających od obydwu stron). Zazwyczaj zródło
prądowe stosuje się od strony szyny zasilającej, co pozwala na zmniejszenia
wrażliwości generowanej częstotliwości generatora VCO na napięcie zasilające.
Należy jednak dodać, że szumy zródła prądowego polaryzacji mają główny wkład
w szumy fazowe VCO. Generator VCO działa jak mikser i przenosi szumy nisko-
częstotliwościowe zródła prądowego w pasmo skupione wokół generowanej
częstotliwości VCO.
Syntezery częstotliwości realizowane w oparciu o PLL z ułamkowym/ wymiernym
zwielokrotnieniem częstotliwości referencyjnej
Chociaż istnieje wiele różnych metod syntezy częstotliwości, wykorzystanie pętli fazowej
PLL do tego celu jest absolutnie dominującą metodą stosowaną we współczesnych
systemach radiokomunikacyjnych. Analizując elementy pętli fazowej i jej reakcję na różne
zródła szumów, można wykazać, że jest ona najbardziej odpowiednim układem
pozwalającym na wytwarzanie stabilnych, niskoszumnych i przestrajanych sygnałów RF w
różnorodnych systemach radiokomunikacyjnych, bezprzewodowych systemach transmisji
danych, generacji złożonych uzależnień czasowych, itp.
Podstawowym wyzwaniem technologicznym, które musi spełnić współczesna pętla PLL
jest minimalizacja zajmowanej powierzchnia układu w danej technologii CMOS, poboru
mocy, wielkości napięcia zasilania i kosztów wytwarzania, przy zapewnieniu określonych
wymagań funkcjonalnych i parametrów wyjściowych. Ze względu na coraz szersze pasma
częstotliwościowe obecnie stosowanych systemów radiokomunikacyjnych i szybkość
transmisji danych, szczególnego znaczenia przy projektowaniu nabiera uwzględnienie
interferencji sygnałów zakłócających i stosunku sygnału do szumu (NSR). Podstawowym
kryterium tego projektowania może być minimalizacja szumów fazowych i zakłócających
składowych bocznych widma częstotliwościowego syntezowanego przebiegu na wyjściu
generatora VCO pętli fazowej, przy określonym poborze mocy i zapewnieniu innych,
założonych parametrów projektowych.
Syntezer częstotliwości z podzielnikiem równym naturalnej
liczbie N
Rys. 2. Syntezer częstotliwości z podzielnikiem równym naturalnej liczbie N
Typowo, częstotliwość referencyjną otrzymuje się z oscylatora kwarcowego w
zakresie 1100MHz.
Syntezer częstotliwości z podzielnikiem skalowanym pojedynczym
modułem
Rys.6. Syntezer częstotliwości z podzielnikiem skalowanym
pojedynczym modułem
W tym przypadku N=AP, przy czym A może być zmieniane, zaś P jest
zafiksowane. Wadą tego rodzaju syntezy częstotliwości jest to, że tylko N wartości,
będących wielokrotnością naturalnych P, może być syntezowanych.
Praktycznie stosuje się wstępne skalowanie pojedynczym modułem, np. dzieląc
przez 2, w celu obniżenia częstotliwości dla właściwego podzielnika
częstotliwości.
Syntezer częstotliwości z podzielnikiem skalowanym podwójnym
modułem P/(P+1)
N= A(P+1)
+ (M-A)P =
= PM + A
Rys.7. Syntezer z podzielnikiem P/(P+1)
Przykładowo, syntezer częstotliwości z podzielnikiem częstotliwości skalowanym podwójnym
modułem 32/33 ma wpółczynnik skalowania P=32. W liczniku A, zliczającym w dół, zliczanych
jest A cykli zafiksowanego układu wstępnego skalowania o wymiarze P+1. Tak więc,
zliczanych jest A(P+1) impulsów.
Gdy licznik A osiągnie stan 0, wtedy stan licznika B, ustanowionego na początku w
stan M wynosi M-A i licznik ten zaczyna zliczać w dół cykle układu wstępnego
skalowania o wymiarze P, zliczając (A M)P impulsów. Dalej proces się powtarza
cyklicznie. Przy tym: M e" A
W przeciwnym razie współczynnik podziału jest niedozwoloną wartością.
Z wcześniejszych zależności otrzymujemy fundamentalne równanie:
N = (P +1)A + P(M - A) = PM + A
M = N : P(N podzielone przez P, pomija reszte)
A = N modP(reszta z dzielenia N, przez P)
Taki sposób syntezy zapewnia lepszą rozdzielczość, chociaż nie pozwala na syntezę
wszystkich wartości N. Jeżeli N jest większe lub równe iloczynowi P(P+1), wtedy
warunek M e" A jest automatycznie spełniony. Dolna granica L, zapewniająca wszystkie
dozwolone wartości N, zapewniająca N d" L jest preferowana jako minimalny
współczynnik podziału, zapewniający przylegające przedziały częstotliwości.
Przykład: 17/16
100= 174 + 162
100: 16 = 6 reszta 4
A = 4,
M = 6-4 = 2.
fout = Nfin = (MP + A) fin
Dynamiczny dzielnik częstotliwości
Jak opisano wcześniej, w syntezerze o stałym, całkowitym N, częstotliwość
generatora VCO jest dzielona przez N, natomiast z ułamkowym N (fractional-N), średni
współczynnik podziału N + K/F jest realizowany poprzez dynamiczną zmianę współczynnika
podziału w taki sposób, aby w czasie TN jest podzielnik częstotliwości był równy N, zaś w
czasie TN+1 aktywny jest podzielnik częstotliwości N+1. Przeprowadzoną analizę
ułamkowego współczynnika podziału powtórzymy, wprowadzając oznaczenia powszechnie
stosowane w literaturze i bardziej przystające do układów cyfrowych.
Średnią wartość współczynnika podziału została wyznaczona jako:
TN +1
ł
[TN N +TN +1(N +1)] TN +1
wVCO = wREF = wREF ęN + fraction =
TN +TN +1 TN +TN +1 ś
TN +TN +1
Przyjmując:
TN +1 = K TN + TN +1 = F
[K(N +1)+ (F - K)N] K
ł
wVCO = wREF = wREF N +
ę ś
otrzymujemy:
F F
Należy pamiętać, że przy całkowitym współczynniku podziału N, wypadkowy
podział osiąga się przez dzielenie A razy przez P+1 i M-A razy przez P, tak
że N=A(P+1)+(M-A)P.
Teraz, od czasu do czasu, K razy w F cyklach referencyjnych ( równych
FVCO/ N, wartość A jest powiększana o 1, również N jest zwiększane o 1
{należy zauważyć, że (A+1)(P+1)+ [M-(A +1)] P=N+1}.
Wszystko co należy uczynić, to dodać mechanizm dynamicznej zmiany wartości
licznika A. Ułamkowy akumulator, przedstawiony na poniższym rysunku, może
przekształcić tę funkcję.
Wyszukiwarka
Podobne podstrony:
AiSD w4 sortowanie2
F2 W4 dielektryki
w4
ML1 W4 1 (2)
W4 MECH EN
zese wel wat edu pl dydaktyka pua instr PLL lato
W4 PODSTAWY PROJEKTOWANIA KONSTRUKCJI NS
W4 Wymiana gospodarcza z zagranica
Finanse w4
W4 ZIP Podstawy metrologii elekt
Przykład do W4
hih w4
pca w4
TSZ MBM w4
notatki W4
W4 3therawchef com the raw chef Lime amp Ginger Mascarpone IceCream
więcej podobnych podstron