164 165

104

s₂ = ♦ v=

^2 ⁼ ^1 ⁺

lo otrzymamy prostszy schemat przedstawiony na rys. 5*45*

W praktycznych rozwiązaniach przerzutnifców wyzwalanych przednim zboczom lub master-slave często występują Jeszcze dodatkowe wejścia pozwalające na asynchroniczne (niezależne od stanu wejść informacyjnych 1 zegara) ustawienie 0 (Cloar) lub 1 (Preset) na wyjściu przerzutnika.

Na rys. 5-46 przedstawiono przerzutnik JK-MS z rys. 5,45 z dodatkowo wprowadzonymi wejściami ustawiającymi. W celu wpisania 0 lub 1 należy na odpowiednie wejścia ustawiające podać na chwilę sygnał 0, zaś przerzutnik może działać normalnie, gdy na obu wejściach ustawiających występuje sygnał 1. Tabela stanów wymuszonych przez te wejścia jest identyczna z tabelą stanów asynchronicznego przerzutnika RS, Jeżeli przyjąć ff = ustawienie 0, S = ustawienie 1.

Rys. 5,46. Przerzutnik JK-MS z dodatkowymi wejściami ustawiającymi Przerzutnik! w serii 74

W serii 74 produkowane są omówione wyżej przerzutniki synchroniczne i asynchroniczne. Poniżej podajemy ich wykaz

1    x JK wyzwalany przednim zboczem 7470

2    x JK wyzwalany przednim zboczem 74109

1 x JK wyzwalany tylnym zboczem    74H101, 74H102

2 x JK wyzwalany tylnym zboczem    74103. 74106, 74108,

74112, 74113, 74114

1    x JK master-slave    7472, 74104, 74105

74110, 74H71

2    x JK master-slave    7473, 7476, 7478

74107, 74111, 74115

5.7. INNE PRZERZUTNIKI

Omówimy tutaj grupę pomocniczych układów analogowo-cyfrowych, których działanie wybiega poza opisywane dotąd układy cyfrowe. Są one jednak często stosowane w technice cyfrowej jako układy formujące, opóźniające i generujące.

Omówimy kolejno: przerzutnik monostabilny, przerzutnik astabilny oraz przerzutnik Schmitta (dyskryminator amplitudy).

5.7.1. Przerzutnik monostabilny

Jest to układ o dwóch stanach, z których jeden jest stabilny. Podanie na wejście przerzutnika impulsu wyzwalającego powoduje przejście układu na określony czas w stan niestabilny, a po upływie tego czasu samoczynny powrót do stanu stabilnego. Wymuszone przejście do stanu niestabilnego i samoczynny powrót do stanu stabilnego jest równoważne wygenerowaniu impulsu prostokątnego. Czas trwania tego impulsu nie zależy od czasu trwania impulsu wejściowego (wyzwalającego), natomiast zależy od stałej czasowej układu.

Przerzutniki monostabilne służą do formowania lub opóźniania impulsów. Można je budować z bramek logicznych lub korzystać z gotowych układów scalonych.

Praktyczny'układ przerzutnika monostabilnego (One shot) zbudowanego z bramek NAND przedstawiony jest na rys. 5*48a, zaś typowe przebiegi w różnych punktach tego układu na rys. 5>48b.

Stanem stabilnym przerzutnika Jest logiczna 1. Przejście do niestabilnego stanu 0 wymusza się przez chwilowe obniżenie (do logicznego 0) napięcia wejściowego bramki B1 zróżniczkowanym impulsem wejściowym. Z chwiał gdy opadające ze stałą czasową RjC₂ ^na-Pi?cie wejściowe bramki B2 wejdzie w strefę przełączania, rozpoczyna się powrót do stanu stabilnego.Aby powrót ten mógł nastąpić lawinowo, w punkcie 1 napięcie musi odpo-

Wyszukiwarka

Podobne podstrony:
164 165 104^ - 5, ♦ ^Jcff2 = **1 + ^2Ko to otrzymamy prostszy schemat przedstawiony na rys. 5.45. w
135 6 w nowoczesnym palenisku fluidalnym, którego schemat przedstawiono na rys. 5.6. Powietrze potrz
153 3 Silnik NS03M - Mitsubishi Electrical Co., Ltd. Zgodnie ze schematem przedstawionym na rys. 6.6
P1050568 (2) Rys. 6. Schemat badanego układu. Proszę połączyć układ według schematu przedstawionego
P1190529 DE Wykonanie ćwiczenia. 1. Bodowa stanowiąca. Stanowisko pomiarowe, schematycznie przedstaw
CCI20111111098 Według schematu przedstawionego na rys. 7-14. Moc całkowita jest równa sumie wskazań
Emma KUSHTINA, Przemysław R0ŻEWSK1 Schemat, przedstawiony na rys. 2 może być określony jako kontur
genetyka 3 ♦ % vO Zadanie 7 (2 pkt.) Schemat przedstawia kierunki przepływu informacji genetycznej.
IMAG0297 raSwPSHPIn 1.2. METODA TRZECH AMPEROMIERZY Dla schematu jak na rys. 1.3 a rysujemy wykres w
Image075 Karnaugha. Sklejając tak, jak w tablicy przedstawionej na rys. 3.34a, otrzymuje się następu
Image098 r Bramka LUB-NIE (NOR) oraz LUB (OR) Schemat elektryczny bramki LUB-NIE — 02 przedstawiono
Image183 Struktura logiczna układów FPLA Schemat logiczny typowego układu FPLA przedstawiono na rys.
Image229 Schemat logiczny dekady liczącej w kodzie 8421 przedstawiono na rys. 4.230. Maksymalna częs
Image250 Schemat logiczny synchronicznego dwukierunkowego licznika dwójkowego (193) przedstawiono na
Image312 Schemat logiczny jednotetradowego sumatora w kodzie „+3” przedstawiono na rys. 4.357. Na ry

więcej podobnych podstron