Image216
malna częstotliwość impulsów zliczanych wynosi: f~ (50+2 * 20) • 10~g s - "
Licznik ten działa znacznie szybciej od licznika przedstawionego na rys. 4.208.
Na rysunku 4.211 przedstawiono schemat ideowy licznika synchronicznego z przeniesieniami równoległymi, zliczającego wstecz, z możliwością równoległego, synchronicznego wpisywania informacji wejściowej (X = 0). Wejście Z umożliwia synchroniczną pracę licznika o dużej pojemności.
Rozpatrzmy jednokierunkowy, synchroniczny licznik 4-bitowy zliczający w przód w naturalnym kodzie dwójkowym, z wykorzystaniem przerzutnika T wyzwalanego ujemnym zboczem (patrz rys. 4.212). Na podstawie tablicy wzbudzeń dla przerzutnika T (rys. 3.29e) i tablicy stanów licznika (rys. 4.204) otrzymuje się tablice Kamaugha (rys. 4.212a). Z tablic Karnaugha wyznaczamy funkcje przełączające dla wejść poszczególnych przerzutników licznika. Funkcje te mają postać:
Ta = 1 TB — A Tc — AB Td = ABC
Schemat logiczny rozpatrywanego licznika z wykorzystaniem przerzutników 74 przedstawiono na rys. 4.212b. Maksymalna częstotliwość impulsów zliczanych wynosi:
/= (50 + 20) - 10- , ° 14 ^
Licznik ten jest zatem szybszy w działaniu niż licznik z przerzutnikami JK-MS, przedstawiony na rys. 4.170. Czas ustalania zawartości jest jednak nieco większy i wynosi 70 ns.
Jeżeli funkcje przełączające dla wejść poszczególnych przerzutników licznika zostaną zrealizowane w następujący sposób:
Ta= 1 Tb = A
Tc = AB Td = (AB)C Te = [(.AB)C]D
to zmniejszone zostanie obciążenie wyjść przerzutników i zlikwidowana konieczność stosowania bramek o dużej liczbie wejść. Schemat logiczny licznika ze zmodyfikowanymi układami do realizacji funkcji wzbudzeń poszczególnych wejść przerzutników przedstawiono na rys. 4.213.
Łączenie 8-bitowych, 7-bitowych i 6-bitowych jednostek liczników z równo-ległymi obwodami przeniesień (rys. 4.212) w licznik o większej długości logicznej (pojemności) można zrealizować w układzie przedstawionym na rys. 4.214.
Wyszukiwarka
Podobne podstrony:
PODZIAtKI podziałki powiększające 100 : 1 • 50:1 20:1 10:1 5: 1 2
Image200 We JTJlJTJTJTlJTJT_rLrL_ Rys. 4.177. Dzielnik przez 8 częstotliwości impulsów wejściowych a
Image217 We impulsów zliczanych Rys. 4.211. Synchroniczny licznik dwójkowy zliczający wstecz
Image253 lmulsy zliczane wprzód Impulsy zliczane wstecz Rys. 4.275. Ilustracja zmniejszenia czasu
Image195 /maksymalna częstotliwość impulsów wejściowych nie przekraczała wartości I katalogowej. fma
Image238 Rys. 4.248. Dekada zliczająca wstecz w kodzie 8421 a .BA h 0C Q 01 1 1
Image267 otrzymuje się 8 impulsów, z wyjścia B — 4 impulsy, z wyjścia C — 2 impulsy i z wyjścia D— 1
Image286 nienie w obrębie jednej pozycji wynosi 2A/, a dla w-pozycyjnego sumatora rozpatrywanego typ
110 klasie zapłatą. Wynagrodzenie dzienne, oprócz strawnego, dla przewodnika Ii-ej klasy wynosi 4 ko
33 (81) - 62 - przed jednoczesnym pojawieniem się impulsów zliczanych na obu wejściach licznika rewe
66786 strona (276) Przykład 5. Jaka jest częstotliwość impulsów pokazanych na rycinie 6.1 z Przykład
Slajd13 Przebiegi asynchroniczne Przebiegi taktujące Opóźnienie kolejnych impulsów wyzwalających wyn
więcej podobnych podstron