A7

Komunikacja procesora z innymi elementami architektury komputera

Tabela 1.3.

Podział przestrzeni adresowej wejścia-wyjścia w komputerze PC/AT

Zakres	Przyporządkowanie	Zakres	Przyporządkowanie
OOOh-OOFh	kontroler DMA 8237A, Master	278h-27Fh	łącze równoległe LPT2
020h 02Ih	kontroler przerwań 8259A, Master	2C0h 2DFh	druga karta EGA
040h-043h	programowalny układ czasowy 8254	2F8h-2FFh	łącze szeregowe COM2
060h-063h	kontroler klawiatury 8042	300h-31Fh	karta prototypowa
070h-071h	zegar czasu rzeczywistego	320h-32Fh	wolne
080h-083h	rejestry stron DMA	370h-377h	drugi kontroler napędu dysków elastycznych
OAOh OAFh	kontroler przerwań 8259A, Slavc	378h 37Fh	łącze równoległe LPT i
OCOh-OCFh	kontroler DMA 8237A, Slave	380h-38Fh	łącze synchroniczne SDLC
ObOh-OBFh	zarezerwowane	3AOh-3AFh	zarezerwowane
OFOh-OFFh	koprocesor 80287	3BOh-3DFh	karla graficzna VGA
lOOh lEFh	wolne	3BOh-3BFh	karta monochromatyczna i łącze równoległe LPTI
170—177h	drugi kontroler dysku twardego AT-BUS	3C0h-3CFh	karta graficzna EGA
1FOh—1F7h	kontroler dysku twardego AT-BUS	3DOh-3DFh	kolorowa karta graficzna (CGA, EGA)
200h 20Fh	karta gier	3E0h 3E7h	zarezerwowany
21Oh—217h	zarezerwowane	3FOh-3F7h	sterownik dysków elastycznych
220h-267h	wolne	3F8h-3FFh	COM1

Poszerzona do 24 bitów magistrala adresowa pokrywa przestrzeń adresową 16 MB. 7. tak dużej pamięci można jednak korzystać w trybie chronionym procesora. W trybie rzeczywistym należy się zadowolić adresowalnym obszarem pamięci zgodnym z 8086, tj. I MB, przy czym sposób generacji adresu fizycznego jest identyczny jak w przypadku „przodka’*. W trybie tym układ 80286 zachowuje się jak szybki 8086. Na zwiększenie prędkości mają wpływ następujące czynniki: zwiększona do 25 MHz maksymalna częstotliwość taktująca, poprawki w konstrukcji wewnętrznej procesora, zmodyfikowana poprzez krótsze cykle obsługa magistrali.

Obszar przestrzeni adresowej dla urządzeń wejścia-wyjścia jest zgodny z możliwościami procesora 8086, obsługiwane jest 64k portów' 8-bitowych o adresach U-65535, 32k portów 16-hitowych o parzystych adresach 0, 2, 4, ..., 65534 lub ich kombinacje w zakresie do 64 kB Podobnie jednak jak w modelu XT, wbudowany w płytę dekoder

Wyszukiwarka

Podobne podstrony:
A1 41Komunikacja procesora z innymi elementami architektury komputera Tabela 1.2. Podział przestrze
A7 Komunikacja procesora z innymi elementami architektury komputera 57 Rysunek
A7 67Komunikacja procesora z innymi elementami architektury komputera ~STOP ~DRVSFA~TRDY
A 7 97Komunikacja procesora z innymi elementami architektury komputera • Invalid Informacja zawarła
A1 81Komunikacja procesora z innymi elementami architektury komputera Tabela 1.4. (ciąg dalszy) Kla
A9 19Komunikacja procesora z innymi elementami architektury komputera Zmiana organizacji magistrali

więcej podobnych podstron