A3
83
Komunikacja procesora z innymi elementami architektury komputera
Klasyfikacja urządzeń PCI
|
Klasa |
Podklasa |
Interfejs |
Opis |
|
OCh |
kontrolery szeregowych interfejsów cyfrowych | ||
|
OCh |
OOh |
OOh |
Firewire (IEEE 1394) |
|
OCh |
Olh |
OOh |
ACCESS.bus |
|
OCh |
02h |
OOh |
SSA |
|
ODli-FEh |
zarezei wowane | ||
|
FFh |
urządzenia, które nie należą do żadnej z powyższych kategorii | ||
Tabela 1.5.
Kody interfejsu kontrolera IDE
|
Rit |
Opis |
|
7-4 |
zarezerwowane (0) |
|
3 |
l drugi (sccondary) kontroler dysków może pracować w dwóch trybach 0 - drugi (secondary) kontroler dysków może pracować tylko w trybie określonym przez bit 2 |
|
2 |
tryb pracy drugiego (,secondary) kontrolera dysków: 0 zgodny z ISA (rejestr danych I70h. rejestr stanu 376h, IRQ I5) 1 - zgodny z PCI (rejestr danych: przesunięcie 0x18h, rejestr stanu: przesunięcie 0x1 Cli) |
|
l |
1 pierwszy (primary) kontroler dysków' może pracować w dwóch trybach 0 pierwszy (primary) kontroler dysków' może pracować tylko w trybie określonym przez bit 0 |
|
0 |
tryb pracy pierwszego (primary) kontrolera dysków: 0- zgodny z ISA (rejestr danych lFOh, rejestr stanu 3F6h. IRQ 14) 1 zgodny z PCI (rejestr danych: przesunięcie 0x 1 Oh, rejestr stanu: przesunięcie 0x14h) |
Adres bazowy (Base Address)
Rejestry' adresów bazowych służą do określenia obszarów pamięci operacyjnej lub przestrzeni wejścia-wyjścia, wykorzystywanych przez lo urządzenie.
Przydzielenie urządzeniu pamięci operacyjnej lub przestrzeni wejścia wyjścia składa się z dwóch etapów^. W pierwszym określany jest rozmiar bloku pamięci, w drugim przydzielany jest urządzeniu adres bazowy.
Określenie rozmiaru bloku pamięci jest bardzo proste. Należy wpisać do rejestru adresu bazowego wartość FFFFFFFFh, a następnie odczytać i zdekodować jego zawartość.
Przydzielenie adresu sprowadza się do wpisania adresu do rejestru adresu bazowego.
Wyszukiwarka
Podobne podstrony:
A3 53 Komunikacja procesora z innymi elementami architektury komputera standardu EISA jest kompatyb
A3 73 Komunikacja procesora z innymi elementami architektury komputera Do gniazd doprowadzone są ws
A3 103 Komunikacja procesora z innymi elementami architektury komputera Napływające z magistrali PC
A5 15 Komunikacja procesora z innymi elementami architektury komputeraTabela 1.1. Rodzina procesoró
A7 17 Komunikacja procesora z innymi elementami architektury komputera a ściślej w liczbie wyprowad
A5 55 Komunikacja procesora z innymi elementami architektury komputera MCA jest ukierunkowana wyraź
A9 59 Komunikacja procesora z innymi elementami architektury komputeraMagistrala PCI (Peripherial C
więcej podobnych podstron