A 9

Komunikacja procesora z innymi elementami architektury komputera

troller). W myśl powyższego, na system obsługi przerwań układu multiprocesorowego składają się dwa elementy: APIC lokalny i APIC 1/0. Tak zdefiniowana rozproszona architektura kontrolera przerwań daje się łatwo zaadaptować zarówno do procesorów Intel 486 jak i do CPU wyższej generacji¹⁵' Układy A PIC w spółpracują naturalnie ze Standardowym kontrolerem 8259A przejętym / architektury AT dla zachowania zgodności na poziomie portów 1/0. Dla potrzeb komunikacji pomiędzy układami APIC, system wyposażony jest w specjalną magistralę ICC^|y (Interrupt Controller Communications). Przerwanie odbierane jest przez człon 1/0 po czym przekazywane do obsługi przez człon Local Cały ruch związany z obsługą przerwań kierowany jest właśnie na tą szynę co stanowi znacznie odciążenie dla magistrali pamięciowej.

Rozruch systemu

Przyjęte wcześniej założenie o pełnej symetrii nie obowiązuje w momencie rozruchu całego układu. Na ten krótki czas jeden z procesorów wyróżniony zostaje mianem BSP (Bootstrap Proccssor). W tym kontekście pozostałe CPU nazywane są jednostkami AP (Application Proccssor).

^|x Specjalna rodzina procesorów Pentium wyposażona jest w APIC lokalny. Należą do niej modele oznaczane symbolami: 715/90, 815/100, 1000/120 i 1110/133. Zintegrowany APIC ma również cała obecna seria CPU z rozszerzeniem MMX.

Jest to trójprzewodowa magistrala (linie PICD0, P1CDI, PICCLK) taktowana zegarem 16.67 MHz