6355787334
Architektura procesora RISC
Cechy architektury RISC (Reduced Instruction Set Computer):
■k Zredukowana liczba rozkazów. Upraszcza to znacznie dekoder rozkazów. k Redukcja trybów adresowania, dzięki czemu kody rozkazów są prostsze, k Ograniczenie komunikacji pomiędzy pamięcią, a procesorem. Do przesyłania danych pomiędzy pamięcią, a rejestrami służą dedykowane instrukcje (load, storę). k Zwiększenie liczby rejestrów (np. 32, 192, 256),
* Dzięki przetwarzaniu potokowemu (ang. pipelining) wszystkie rozkazy wykonują się w jednym cyklu maszynowym.
Przykłady rodzin mikroprocesorów o architekturze RISC:
■* IBM 801 (zaprojektowany w 1970 r.)
■* PowerPC (Motorola, IBM)
■* MIPS (zaprojektowany w 1984 r. Przez firmę MIPS Computer Systems)
■* Alpha (64-bitwy procesor zaprojektowany przez firmę DEC)
■* ARM (32-bitowy procesor, zaprojektowany przez Acorn Computers w 1983)
* Motorola 88000 (32-bitowy procesor)
■* ColdFire (32-bitowy procesor)
~ SPARC (32, 64-bitowy procesor zaprojektowany przez firmę SUN)
■* PA-RISC (32-bitowy procesor, Hewlett-Packard)
■* Atmel AVR (8-bitowy mikrokontroler)
Obecnie produkowane procesory Intela z punktu widzenia programisty są widziane jako CISC, ale ich rdzeń jest zgodny z RISC. Rozkazy CISC są rozbijane na mikrorozkazy (ang. microops), które są następnie wykonywane przez szybki blok wykonawczy zgodny z architekturą RISC. 11
Wyszukiwarka
Podobne podstrony:
Architektura procesora RISC Cechy architektury RISC (Reduced Instruction Set Computer): *
31483 p1030020 RISC (Reduced Instruction Set Computer) • Architektura mikroproceso
Architektura procesora CISC Cechy architektury CISC (Complex Instruction Set Computers): *
Architektura procesora CISC Cechy architektury CISC (Complex Instruction Set Computers): *
49839 Slajd23 (108) Przetwarzanie rozkazówRISC - reduce instruction set Computer CISC - complex inst
p1030018 Procesory... Ogólnego przeznaczenia - CISC (Complex Instruction Set Compu
p1030019 CISC (Complex Instruction Set Computer) • Projektanci pierwszych procesor
DSCN5247 (4) Stos i wywoływanie funkcji w arch. RISC - MIPSW oryginalnej architekturze MIPS brak ins
DSC00508 (10) VBO Sony Corp. ibo Entertainment Robot ERS-7M2 Mózg: 64-bltowy procesor RISC, 384 Mhz
ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH: Instrukcja do laboratorium 4, (2x2h) Opracowanie i prowadzenie:
CCF20121215 07 (3) 66 Jedynym przykładem procesorów RISC stosowanych w komputerach domowych, są ukła
więcej podobnych podstron