plik


ÿþLiteratura Technika mikroprocesorowa - 1 dzieD przed wykBadem " dr in|. Stefan Brock " Podrczniki - zakres techniki mikroprocesorowej " pok. 627, hala 21C/3 " Inne zródBa w Internecie - dokumentacja " Stefan.Brock@put.poznan.pl dostpna na : " konsultacje: wtorek 15:30 - 17:00 czwartek 13:00 - 14:30 " rozliczenie - egzamin pisemny i ustny Literatura podrcznikowa Przedmioty zwizane " J.W.Coffron - Technika sprzgania ukBadów w " Podstawy informatyki - architektura systemach mikroprocesorowych komputerów, programowanie w C " G.W. Gorsline - Mikrokomputery 16-bitowe " R. PeBka - Mikrokontrolery " Podstawy elektroniki, Technika cyfrowa - " T. Starecki - Mikrokontrolery jednoukBadowe elementy skBadowe systemów rodziny 51 mikroprocesorowych " Architektura PC Co to jest 8051 GBówne zagadnienia " Architektura systemów z mikrokontrolerami - rodzina 51 " Architektura systemów 16-bitowych - rodzina I8086 " Komunikacja w systemach mikroprocesorowych " Wybrane zagadnienia zaawansowane - procesory sygnaBowe, procesory 32 i 64 bitowe. 1 Cechy wspólne rodziny 51 Rodzina mikrokontrolerów 8051 "  8-bit procesor " Jeden z najstarszych (Intel MCS-51 w "  4 I/O port ka|dy o szeroko[ci 8 bitów 1981) i prawdopodobnie "  max 64K on-chip ROM najpopularniejszy mikrokontroler. Wiele (zwykle 0 K to 4k) pochodnych jest produkowanych przez "  max 64K zewntrznej pamici danych szereg wytwórców "  max 64K zewntrznej pamici programu " Te same narzdzia programistyczne "  2 timery, 1 port szeregowy " Wspólny rdzeD i dodatkowe peryferia "  128 bajty on-chip RAM zale|ne od wytwórcy. "  ró|ne prdko[ci od 12 MHz Architektura  51 Przedstawiciele rodziny 51 " 8031  bez pamici ROM " 8751  z on-chip EPROM " 8052  8051 z 128 B dodatkowo IRAM, dodatkowy 16 bitowy timer " Atmel AT89C51  z pamici Flash ROM " Dallas Semiconductor DS5000 On-chip NV-RAM i programowanie w systemie przez Bcze szeregowe " Philips Corp. " Analog Device - MicroConverter uC-812 - b.dobre przetworniki A/C " rdzeD 8051 wytwórców FPGA  Xilinx, Altera Wyprowadzenia 8051" Zasilanie - Vcc, Vss " Reset - RST " Zegar - XTAL[1,2] " Porty I/O  P0[7;0], P1[7:0], P2[7:0], " P3 jest wspóBdzielony z liniami sterowania: " Szeregowe I/O RxD, TxD, " zewntrzne przerwania INT0, INT1 " Sterowanie timerami T0, T1 2 Wyprowadzenia 8051" Do ukBadów zewntrz. " EA - External Access (L dla pamici zewn.) " ALE - Address Latch Enable " PSEN  Program Store Enable " WR  Write Enable " RD  Read Enable " P0 i P2 sBu| jako zewntrzne magistrale adresowa i danych, multipleksowane " A[15:8] AD[7:0] Zegar systemowy " RESET jest " 8051 ma Reset 8051 aktywny w stanie wbudowany 8051 High ukBad oscylatora " W tym czasie " Wymagany jest procesor zewntrzny przechodzi w stan rezonator jak po zaBczeniu kwarcowy, zasilania decydujcy o " RST musi by utrzymany przez szybko[ci pracy minimum 2 cykle " Standardowe maszynowe poBczenie Demultipleksacja " ALE  Address magistrali adresowej Porty I/O Latch Enable " HIGH gdy adres na AD[7,0] " ALE jest sygnaBem wyzwolenia dla przerzutnika typu latch (74LS573 lub 373) " P0 i P2 s w tym ukBadzie niedostpne 3 Architektura systemów  51 Punkt widzenia programisty - rejestry " Programista: " Rejestry  zestaw rejestrów " A, B, R0 do R7 : rejestry 8 bitowe  lista instrukcji " DPTR : [DPH:DPL] rejestr 16 bitowy  mapa pamici i urzdzeD I/O " PC : Program Counter 16 bitowy " Konstruktor sprztu "  4 banki rejestrów R0-R7  lista wyprowadzeD "  Wskaznik stosu SP  charakterystyki czasowe "  PSW : Program Status Word ( flagi )  charakterystyki napi ciowe i prdowe, termiczne "  SFR : Special Function Registers - sterowanie urzdzeniami peryferyjnymi Akumulator A, ACC Assembler - elementarz " Bezpo[rednio wspóBpracuje z ALU - do " Intel Assembly format operacji arytmetycznych i logicznych " Operation destination source ; comment " mov A, R0 ; kopiuje zawarto[ R0 do A " Warto[ci poprzedzone znakiem # sign " push ACC ; zapisuje A na stosie #55, #32 " mov A, #10 ; A 10 " Warto[ci hexa zakoDczone liter H " mov B, A ; B A #55H, #32H " mov A, 10 ; A mem(10) " Gdy pierwsza jest litera (A..F) musi by na pocztku 0 " mov A, 0xFF ; A 0xFF " #0FFH, #0C1H, #0D2H " mov A, 0FFH ; to samo Rejestr B Zestaw rejestrów R0 - R7 " Zwykle u|ywany jako rejestr " 8 bitowe rejestry uniwersalne - zwykle do tymczasowy, jakby 9-ty rejestr R wyników po[rednich " U|ywany przez dwa rozkazy " dostpne w 4 bankach - efektywnie 4x8 rejestrów " mul AB, div AB " Bank jest wybierany przez ustawienie " Rejestr B zawiera drugi operand, a po bitów RS1:RS0 w PSW - domy[lnie bank 0 wykonaniu operacji - drug cz[ wyniku: " mov R0, A ; R0 A  Starsze 8 bitów iloczynu " mov A, R0 ; A R0  Reszta z dzielenia " mov R1, #45 ; R1 45 4 Rejestr DPTR Rejestr PC " Rejestr 16 bitowy, ->Data Pointer " PC program counter " U|ywany do poleceD z pamici " W innych procesorach: Instruction zewntrzn Pointer (IP) " Tak|e do zapamitania warto[ci 16 " PC wskazuje na nastpn instrukcj bitowych " Po fazie pobrania fetching PC jest  mov DPTR, #data16 ; wpis do DPTR automatycznie inkrementowany 16 bitowego adresu  movx A, @DPTR ; A <-mem[DPTR] Rejestr SP Rejestr PSW - Program Status Word " SP stack pointer - wskaznik stosu " SP wskazuje ostatni element stosu " CY - Carry Flag  push najpierw inkrementuje SP i potem kopiuje dane  Ustawiana gdy wystpiBo przeniesienie w operacji  pop najpierw kopiuje dane i potem dekrementuje SP arytmetycznej " W 8051, stos ro[nie w gór " AC - Aux. Carry Flag (od low mem do high mem) - tylko IRAM  Przeniesienie z D3 to D4. Dla operacji BCD " Po resecie, SP ma warto[ 07H " P - Parity Flag " Jest to obszar banków rejestrów 2,3,4 (08H to 1FH)  P=1 gdy A ma nieparzyst ilo[ 1 " Stos mo|na przemie[ci wy|ej: 30H do 7FH " OV - Overflow Flag mov SP, #32H  Ustawiana gdy operacja wywoBuje przepeBnienie Rejestr SFR Flagi - przykBad 5 Rejestry SFR - Special Function Registers " Sterowanie pracy ukBadów peryferyjnych - w ukBadzie mikrokontrolera " SFR - bezpo[rednio adresowane w obszarze 80H to FFH " Pochodne 8051 maj dodatkowe SFRs " Ka|dy rejestr ma adres. Rejestr o adresach zakoDczonych na 0 lub 8 s adresowane bitowo. PozostaBe - bajtowo. Mapa pamici " Oddzielne obszary pamici danych i programu - architektura typu Harvard " Pami programu  Do 64 K (cz[ mo|e by onboard) (0x0000 to 0xFFFF) - sygnaB PSEN  Tylko odczyt - program, dane tablicowe " Pami danych  Do 64 K (0x0000 to 0xFFFF)  RD/WR sygnaBy sterujce  Odczyt i zapis " Internal RAM Mapa pamici "  128 bajtów 0x00 do 0x7F (w tym stos i banki rejestrów) "  SFR 0x80 do 0xFF (nie wszystkie dostpne) 6 Mapa pamici Lista instrukcji  51 Lista instrukcji  51 " PrzesyB danych  kopiowanie i przesyBanie danych " Sterowanie kolejno[ci wykonywania  mov, movc, movx, push, pop, xch, xchd operacji " Logiczne  Skoki, wywoBania procedur i powroty  Operacje logiczne na danych   jmp, ajmp, ljmp, sjmp, jc, jnc, jb, jnb, jbc,  anl, orl, xrl, clr, cpl, rl, rlc, rr, rrc, swap jz, jnz, acall, lcall,  cjne, djnz, ret, reti " Arytmetyczne " NOP  Operacje arytmetyczne na danych  add, addc, subb, inc, dec, mul, div Asembler -> Opcode " Ka|da instrukcja jest tBumaczona na unikalny kod binarny  mog mie dBugo[ 1, 2 lub 3 bajtów  lista w podrcznikach " mov A, #data  2 bajty , 1 takt maszynowy  0111 0100 data8  mov A, 0xAA 0111 0100 1010 1010 74 AA 7

Wyszukiwarka

Podobne podstrony:
tech mikro wyklad
tech mikro wyklad
tech mikro wyklad 07 SPI
tech int 3 wyklad 5
mikro wykład VIII
Mikro wykład X
mikro wykład IX
Term proc i tech WYKLAD I 2
wyklad 7 litosfera mikro makro
Term proc i tech WYKLAD II
Term proc i tech WYKLAD X
Term proc i tech WYKLAD I
Term proc i tech WYKLAD III
Wykład Tech Światło
Wyklad MIKRO DSP
Term proc i tech WYKLAD X
1 wykład mech tech(1)id088
Wykłady Mikro Makro
mikro wyszstkie wyklady

więcej podobnych podstron