53203 skanuj0023 (88)

Rys. 4.389. Schemat logiczny układu sterującego wskaźnikiem paskowym typu „ścieżka diodowa”

4.6.3.2. Dekodery wielopoziomowe

Jeśli liczba bitów kodu wejściowego jest większa od'liczby wejść dostępnych dekoderów scalonych, to w celu zbudowania dekodera oszczędnego pod względem liczby elementów i połączeń należy zimplemento-wać go jako układ wielopoziomowy. Poniżej przedstawiono przykłady implementacji dekoderów dwupoziomowych, zbudowanych z wykorzystaniem dekoderów scalonych ’42 oraz dekoderów/demultiplekserów 154 opisanych w p. 4.6.5.

W dekoderze dwupoziomowym 6/64, przedstawionym na rys. 4.390, najpierw są dekodowane 3 najstarsze bity w dekoderze z pierwszego poziomu. Wyjścia tego dekodera są dołączone do wejść strobują-cych (wejście D dekodera ’42) dekoderów tworzących poziom drugi. Dekodery z poziomu drugiego dekodują pozostałe trzy młodsze bity.

Jeśli kodem wejściowym jest kod BCD 8421, to do realizacji dekodera dwupoziomowego może być wykorzystany dekoder/demultiplek-ser 4/10, którego schemat logiczny przedstawiono na rys. 4.384. Na rysunku 4.391 przedstawiono przykład wykorzystania takiego układu do realizacji dekodera przetwarzającego dwutetradową liczbę BCD na kod 1 ze 100. W przypadku, gdy kodem wejściowym jest czterobitowy kod, inny niż kod BCD 8421, to do zbudowania układu dekodującego należy zastosować dekodery/demultipleksery 154.

376

Wyszukiwarka

Podobne podstrony:
skanuj0037 (42) >v J Rys. 4.410 Schemat logiczny transkodera kodu BCD 8421 kod wskaźnika 7-segmen
Image367 Rys. 4.427. Schemat logiczny układu służącego do wytwarzania napięcia o przebiegu scho
skanuj0018 (124) Rys, 4,380. Schematy logiczne dekoderów scalonych a) ’42, b) *43, c) *44 co •<3
Image562 fd Wejścia / / Od rt Or Rys. 4.739. Schemat logiczny układu statycznego sterującego wskaźni
Image566 Na rysunku 4.747 przedstawiono schemat logiczny układu sterującego polem odczytowym, składa
Image314 Rys. 4.360. Układ realizujący dodawanie i odejmowanie a) schemat logiczny układu dla jednej
Image371 Schemat logiczny układu realizującego powyższe funkcje przełączające przedstawiono na rys.
Image450 "Wij~ f*teek TrNyT Rys. 4.545 Układ realizujący trzy niezależnie nas a) schemat logicz
skanuj0011 (180) co Ol Wejścia Rys. 4.372. Schemat logiczny dwupoziomowego, szeregowego enkodera pri
skanuj0025 (84) Wejścia £9,827 23222l 2° Rys. 4.392. Schemat logiczny dekodera matrycowego 10/1024

więcej podobnych podstron